system-verilog - ModelSim 是否支持程序 block ？

Question

当使用 ModelSim 10.1d 运行以下简单代码时

program test;

  initial begin
    $display("hello world");
  end

endprogram

我看到加载设计时出错。该问题可在此处重现:http://www.edaplayground.com/s/4/807

我知道 ModelSim 不支持 SV 断言/覆盖，但是 program block 呢？

Answer 1

ModelSim 不支持 Questa 支持的以下 SystemVerilog 结构:

1. 程序 block
2. 断言
3. 封面组
4. 随机化()

无论如何，我不建议任何用户使用program block 。参见 http://go.mentor.com/programblocks