assembly - RISC-V 组装模拟器

Question

关闭。这个问题需要多问 focused 。目前不接受答案。

---

想要改进此问题吗？更新问题，使其仅关注一个问题 editing this post .

已关闭 4 年前。

Improve this question

我正在尝试学习 RISC-V ISA。有没有办法像 MIPS ISA 的 MARS 一样模拟 RISC-V 汇编代码？

Answer 1

听起来您正在寻找一个具有集成前端的指令级 RISC-V 模拟器，该模拟器允许您交互式地编辑机器代码以及查看和操作 CPU 状态。我不知道有哪个 RISC-V 工具能够像 MARS 那样紧密集成，但是您可以通过组合一些现有的 RISC-V 工具来实现紧密的近似，即:

• ISA 模拟器( Spike 或 QEMU )
• 带有汇编器和编译器的 RISC-V 工具链 ( RISC-V GNU toolchain )
• 调试器(gdb，包含在上述工具链中)
• 调试器前端(gdb tui 模式、 DDD 、 gdbgui 、 or others )

我很幸运地使用了 QEMU + gdb 或 gdbgui，如下所示:

$ qemu-system-riscv32 -S -s -kernel /path/to/myprog.elf -nographic

然后在另一个控制台中:

$ riscv64-unknown-elf-gdb /path/to/myprog.elf
(gdb) target remote localhost:1234
or
$ gdbgui -r -n -g /path/to/riscv64-unknown-elf-gdb /path/to/myprog.elf

注意:我注意到 riscv 工具链下构建的 gdb 默认不支持 tui 模式。

注 2:QEMU 实际上不仅仅是一个 ISA 模拟器——它模拟各种特定的 RISC-V 目标板及其附带的外设。