verilog - 将 Altera M9K 的内容重置为 0(上电值)

Question

你好，

我正在研究包含 M9K block 存储器的 Stratix III FPGA，其内容在开机时方便地初始化为零。这非常适合我的应用。

有没有办法在不对 FPGA 进行电源循环/刷新/等操作的情况下将内容重置为零？ megawizard 插件管理器中似乎没有这样的选项，我想避免浪费一堆逻辑，这些逻辑只是依次将零写入每个地址......

我环顾四周，没有提到这种机制，但我想我会问，以防万一有人知道一个方便的技巧 :] 顺便说一句，我在 VHDL 中工作，但我应该能够翻译任何 Verilog。

数据表(不包含答案!):http://www.altera.com/literature/hb/stx3/stx3_siii51004.pdf

提前致谢，
- 托马斯

PS:这是我在这里的第一篇文章，所以如果我违反了任何礼仪，请告诉我:)

Answer 1

抱歉，传统的做法是:

• 重新配置 fpga(如果您不介意在重新配置时整个东西“消失”，您可以从硬件内部触发它)
• 明确写入零(正如您已经建议的那样)

在解决方案空间的最古怪的一端，如果您已经在 FPGA 中或外部有一个微 Controller ，我想您也可以将一些东西连接到 JTAG 端口 - 您可能能够覆盖RAM 内容也是如此。