vhdl - 综合结果中的 "gate count"是什么以及如何计算

Question

我正在使用设计编译器综合我的设计，并与其他设计进行一些比较(作为我报告中的评估)。 Synopsys 的工具可以轻松地使用命令报告区域，但在所有论文中我都读到了有关门数的内容。

我的测验是门数是什么以及如何计算它？

我在谷歌上搜索并听说门数的计算方式为total_area/NAND2_area。那么，这是真的吗？

感谢您的阅读，请不要因为愚蠢的问题而责怪我:(。

Answer 1

合成面积通常被引用为 NAND2 等效项中的门数。您的说法是正确的:

(total area)/(NAND2 area).

较旧的工具和库用来报告这个数字，几年前我注意到工具的转变，只提供平方微米的面积。然而，门数是一个更容易理解的数字，并且该数字可以在不同尺寸的几何形状之间移植。

实现 A 的 40K 小于实现 B 的 50K。比较实现 A 进程 X 的 100000 um^2 与进程 y 上实现 B 的 65000 um^2 的难度要大得多。