- html - 出于某种原因,IE8 对我的 Sass 文件中继承的 html5 CSS 不友好?
- JMeter 在响应断言中使用 span 标签的问题
- html - 在 :hover and :active? 上具有不同效果的 CSS 动画
- html - 相对于居中的 html 内容固定的 CSS 重复背景?
有没有办法将 GPU 上运行的着色器的结果返回到 CPU 上运行的程序?
我想根据 GPU 上计算成本较高的算法从简单体素数据生成多边形网格,但我需要 CPU 上的结果进行物理计算。
最佳答案
定义“结果”?
一般来说,如果您使用 OpenGL 进行 GPGPU 式计算,则需要围绕渲染系统的需求构建着色器。渲染系统被设计为单向的:数据进入其中并生成图像。回顾过去,让渲染系统生成数据通常并不是渲染系统的结构方式。
当然,这并不意味着您做不到。但您需要围绕 OpenGL 的限制来构建一切。
OpenGL 提供了许多 Hook ,您可以在其中从某些着色器阶段写入数据。其中大多数需要专门的硬件
任何支持片段着色器的硬件显然都允许您写入正在渲染的当前帧缓冲区。通过使用framebuffer objects以及浮点或整数纹理 image formats ,您几乎可以将任何您想要的数据写入各种图像。一旦进入纹理,您只需调用 glGetTexImage
获取渲染后的像素数据。或者你也可以这样做glReadPixels
如果 FBO 仍处于绑定(bind)状态,则获取它。无论哪种方式都有效。
此方法的主要局限性是:
可以附加到帧缓冲区的图像数量;这限制了您可以写入的数据量。在 GL 3.x 之前的硬件上,FBO 通常仅限于 4 个图像加上一个深度/模板缓冲区。在 3.x 及更好的硬件中,您至少可以期待 8 个图像。
您正在渲染的事实。这意味着您需要设置顶点数据以将三角形精确定位在您希望其修改数据的位置。这不是一件小事。获得有用的输入数据也很困难,因为您通常希望每个纹理像素彼此相当独立。围绕这些限制构建片段着色器是很困难的。并非不可能,但在许多情况下并非微不足道。
此 OpenGL 3.0 功能允许 Vertex Processing 的输出OpenGL 阶段(顶点着色器和可选的几何着色器)要在一个或多个缓冲区对象中捕获。
这对于捕获您想要使用或再次渲染的顶点数据来说更加自然。在您的情况下,您需要在渲染后将其读回,可能使用 glGetBufferSubData
调用,或者使用 glMapBufferRange
进行读取。
这里的限制是您通常只能捕获 4 个输出值,其中每个值都是 vec4。还有一些严格的布局限制。一些 OpenGL 3.x 和 4.x 硬件提供了将数据写入多个反馈流的能力,这些反馈流都可以写入不同的缓冲区。
这个 GL 4.2 功能代表了写入的巅峰:您可以绑定(bind)图像(缓冲区纹理,如果您想写入缓冲区),然后直接写入它。有memory ordering constraints您需要在其中工作。
它非常灵活,但也非常复杂。除了正确使用它的困难之外,它还存在许多限制。您可以写入的图像数量相当有限,可能是 8 个左右。并且实现可能有总写入限制,因此要写入的 8 个图像可能必须由片段着色器的输出共享。
此外,仅保证片段着色器(以及 4.3 的计算着色器)的图像输出。也就是说,硬件可以禁止您在非 FS/CS 着色器阶段使用图像加载/存储。
关于opengl - 在OpenGL中将GPU计算的结果返回给CPU程序,我们在Stack Overflow上找到一个类似的问题: https://stackoverflow.com/questions/14086926/
我想知道在谈到 CPU 使用率和 CPU 利用率时,术语是否存在科学差异。我觉得这两个词都被用作同义词。它们都描述了 CPU 时间和 CPU 容量之间的关系。 Wikipedia称之为 CPU 使用率
我研究了一些关于处理器和 Tomasulo 算法的指令重新排序的内容。 为了更深入地了解这个主题,我想知道是否有任何方法可以(获取跟踪)查看为给定程序完成的实际动态重新排序? 我想给出一个输入程序并查
我有一台配备 2 个 Intel Xeon CPU E5-2620 (Sandy Bridge) 和 10Gbps 82599 NIC(2 个端口)的服务器,用于高性能计算。从 PCI 关联性中,我看
您能详细解释一下“用户 CPU 时间”和“系统 CPU 时间”吗?我读了很多,但我不太理解。 最佳答案 区别在于时间花在用户空间还是内核空间。用户 CPU 时间是处理器运行程序代码(或库中的代码)所花
我想知道如何识别 CPU 是否与 ARM v5 指令集兼容。 假设 ARM v7 指令与 ARM v5 兼容是否正确? 最佳答案 您可以阅读 CPUID base register获得PARTNO。然
我目前在具有多个六核 CPU 的服务器上使用 C 多线程。我想将我的一些线程的亲和性设置为单个 CPU 的各个核心。我使用过 pthread_setaffinity_np() 和 sched_seta
1) 独占时间是在方法中花费的时间2) 包含时间是在方法中花费的时间加上在任何被调用函数中花费的时间3)我们称调用方法为“ parent ”,称方法为“子”。引用链接:Click here 这里的问题
关闭。这个问题需要多问focused 。目前不接受答案。 想要改进此问题吗?更新问题,使其仅关注一个问题 editing this post . 已关闭 5 年前。 Improve this ques
好的,所以编译器可以出于性能原因自由地重新排序代码片段。让我们假设一些代码片段,在没有应用优化的情况下直接翻译成机器代码,看起来像这样: machine_instruction_1 machine_i
我在 zabbix 中有以下默认图表,但我不知道如何解释这些值。谁能解释一下? 最佳答案 操作系统是一件非常忙碌的事情,尤其是当你让它做某事时(即使你没有做)。当我们看到一个活跃的企业环境时,总会发生
换句话说,L1、L2、L3 等缓存是否总是反射(reflect) CPU的字节序 ? 或者总是将数据存储在某些 的缓存中更有意义吗?特定字节序 ? 有没有总体设计决策 ? 最佳答案 大多数现代缓存不会
我想知道当前的 cpus 是否避免在其中至少一个为零时将两个数字相乘。谢谢 最佳答案 这取决于 CPU 和(在某些情况下)操作数的类型。 较旧/较简单的 CPU 通常使用如下乘法算法: integer
我有一个 CUDA 应用程序,它在一台计算机(配备 GTX 275)上运行良好,而在另一台配备 GeForce 8400 的计算机上运行速度慢了大约 100 倍。我怀疑有某种回退使代码实际上在 CPU
例如,对于 8 位 CPU,堆栈大小预计为 8 位宽,16 位 CPU 与 16 位堆栈宽度,以及 32 位、64 位 CPU,等等。是否适用于所有架构? 最佳答案 CPU 具有数据总线和地址总线。它
实现 SIMD 是否需要多核 CPU? 在阅读有关 SIMD 的维基百科时,我发现了以下短语“多处理元素”。那么这句话和“多核CPU”有什么区别呢? 最佳答案 不,每个内核通常都可以执行指令集中的大多
我遗漏了一些基本的东西。 CPU 流水线:在基本层面上,为什么指令需要不同数量的时钟周期才能完成,为什么有些指令在多级 CPU 中只需要 1 个周期? 除了明显的“不同的指令需要不同的工作量才能完成”
超线程 CPU 是实现并行还是仅实现并发(上下文切换)? 我的猜测是没有并行性,只有通过上下文切换的并发性。 最佳答案 单个物理 CPU 具有超线程的核心显示为 两个逻辑 CPU 到操作系统。 CPU
关闭。这个问题不符合Stack Overflow guidelines .它目前不接受答案。 这个问题似乎不是关于 a specific programming problem, a softwar
背景是这样的:下周我们的办公室将有一天因为维护而没有暖气。预计室外温度在 7 至 12 摄氏度之间,因此可能会变冷。可移植电取暖器数量太少,无法满足所有人的需求。 但是,在我大约 6-8 平方米的办公
我开发了一个应用程序,该应用程序在我的开发箱上的三个容器中运行,该开发箱具有带超线程的四核,这意味着系统和 docker 使用 8 个核心。 容器的 CPU 分配由 docker-compose 完成
我是一名优秀的程序员,十分优秀!