system-verilog - 如何在 SystemVerilog 中存储 $system ("...") 调用的返回值？

Question

如果我模拟以下模块:

module test;

    longint seconds;
    initial begin
        seconds = $system("date +%s");
        $display("Seconds: %0d", seconds);
        $finish;
    end

endmodule

ncsim 和 vsim 的输出是:

1571172006
Seconds: 0

所以我可以看到 $system 调用 打印了以秒为单位的时间 1571172006，但是变量 seconds 的值为 0，所以我没有保存该值。

我有办法保存这个值吗？ (最好不要使用 DPI)

提前致谢。

edaplayground link

Answer 1

我不知道您为什么不想使用 DPI。比马修的方法简单得多。 😊

module test;
  import "DPI-C" function longint date();
    longint seconds;
    initial begin
      seconds = date();
        $display("Seconds: %0d", seconds);
        $finish;
    end

endmodule

#include <time.h>
long int date() {
  return time(NULL);
}

https://www.edaplayground.com/x/5NTw