ARMv8 向后兼容 ARMv7(Snapdragon 820 与 Cortex-A15)-6ren

ARMv8 向后兼容 ARMv7(Snapdragon 820 与 Cortex-A15)

转载作者：行者123 更新时间：2023-12-01 16:41:16

26

4

我发现 ARMv8 只是 ARMv7 架构的扩展，所有在 ARMv7 上编译的代码都应该在 ARMv8 上运行。我对 ARMv8 到 ARMv7 的向后兼容性感兴趣。在 ARMv8 上编译的代码可以在 ARMv7 上运行吗？

我有一个特别感兴趣的案例:我想运行 comma.ai's Openpilot visiond binary这是为 OnePlus 3 smartphone 编译的(高通MSM8996 Snapdragon 820 CPU)上Nvidia Jetson TK1 (NVIDIA Cortex-A15 CPU)。愿景会在 Jetson 上运行吗？

编辑:可能除了 CPU 兼容性之外还有更多问题，因为 Visiond 可能在该手机上大量使用 GPU。可能取决于他们是否使用一些标准并行化方式(OpenCL、NEON 等)或有一些针对 Snapdragon GPU 的自定义代码。即使使用 OpenCL，在不同硬件上兼容的可能性也可能相当低。

最佳答案

我相信aarch32用户区与ARMv7完全或非常高度向后兼容，即为ARMv7编译的用户区程序应该只能在AArch32中工作，但我在ARM手册中找不到精确的引用。

aarch32 确实在 ARMv7 上添加了新指令，但是，其中大多数似乎是 ARMv8 添加的功能，设计人员决定在 aarch32 上公开。因此，aarch32 不向前兼容 ARMv7，即为 aarch32 编译的程序可能无法在 ARMv7 上运行。

我不确定系统土地。另请参阅:Does ARMv8 AArch32 mode has backward compatible with armv4 , armv5 or armv6?

关于ARMv8 向后兼容 ARMv7(Snapdragon 820 与 Cortex-A15)，我们在Stack Overflow上找到一个类似的问题： https://stackoverflow.com/questions/42972096/

26

4

0

文章推荐： ios - iOS-在表格中绘制文本，如PDF中的结构

cortex-m - Cortex-M23/33 的 TrustZone 与 Cortex-A 的 TrustZone
Cortex M23/33 的 TrustZone 和 Cortex A 的 TrustZone 有什么区别？我可以开始在 Cortex A 处理器上构建我的 Cortex M23 应用程序原型(pr
arm - 为什么 Cortex-A 的复位处理程序位于 0x0 而不是 Cortex-M3
Cortex-M3 的初始堆栈指针值位于 0x0 且复位处理程序位于 0x4 的原因是什么？这样做的设计理由是什么？为什么 ARM 人员不能像对待 Cortex-A 那样将 0x0 留给重置处理程序
c - 代码是否可以在两家不同公司生产的 Cortex A5 和 Cortex A9 之间轻松移植？
为一家公司构建的 Cortex A5 编写的代码能否轻松移植到另一家公司构建的 Cortex A9 上？我想编写一些在 Atmel 的 SAMA5D4 上运行的裸机 C 代码(Cortex A5)，
linux - 如何解决此错误 : g++ :error: unrecognized argument in option '-mtune=cortex-a15.cortex-a7'
我决定按照本指南在 XU4 上编译 Qt5.8: http://freecode.hu/sbcomp/2016/08/15/compiling-qt-5-8-on-odroid-xu4/但在第 4 步
Cortex m3第一条指令执行
我正在使用 Sourcery CodeBench Lite 2012.03-56 编译器和 gdb 套件 texane gdb server . 今天我想尝试使用便宜的 STM32VLDISCOVER
arm cortex a9内存访问
我想知道ARM内核(Cortex-A系列处理器)访问内存的顺序？从内核生成的虚拟地址到内存，再从内存传输指令/数据到内核。考虑核心已经为一些数据/指令生成了一个虚拟地址并且 TLB 有一个未命中，那么
arm - cortex M处理器中如何获取指令
据我了解，Cortex M0/M3 处理器只有一个存储空间来保存指令和数据，并且只能通过内存总线接口(interface)进行访问。因此，如果我理解正确，处理器必须在每个时钟周期读取一条新指令才能进入
assembly - Cortex-A57可以双发出128位neon指令吗？
Cortex-A57 优化指南指出，大多数在 128 位向量数据上运行的整数指令可以双发出(第 24 页，整数基本 F0/F1，逻辑 F0/F1，执行吞吐量 2)。然而，根据我们的内部(综合)基准测
Cortex R5 - 启动代码
很难说出这里问的是什么。这个问题是含糊的、模糊的、不完整的、过于宽泛的或修辞性的，无法以目前的形式得到合理的回答。如需帮助澄清此问题以便重新打开它，visit the help center 。已关
javascript - Cortex 无法提供包装数组的所有方法
我正在使用 Cortex管理一些用于 React 应用程序的数据。 Cortex's API listing列出了一些只存在于数组上的方法，即 filter 和 find。给定一个对象: var s
Cortex M0+ 跳转到用户应用程序失败
我有一个 KL17，我正在尝试编写一个引导加载程序以允许 OTA 更新。我无法跳转到用户应用程序，这就是我正在尝试的。 void JumpToUserApplication(uint32_t user
Cortex-M4 锁定
我正在尝试调试基于运行 FreeRTOS 的 STM32F3 uC 的应用程序。我已在应用程序的线程上下文中的随机位置手动将 PSP 设置为无效值(例如 0)，希望触发 memManageFault/
Cortex M3 - 如何使用信号量
我有一个关于在 cortex m3 中使用信号量的问题。我发现了一个线程“ARM cortex:mutex using bit banding”ARM cortex: mutex using bit
Cortex : NVIC,请演示如何通过软件使其电平或边缘检测
我已经阅读了有关 Cortex-M3(或 M0)的 ARM 文档，它说它可以用作 NVIC Controller 内的电平感应或脉冲(边沿)中断。问题是，如果这是通过软件完成的，那么如何做到这一点相当
Cortex M架构与Cortex A架构中断系统的区别
Cortex M架构，典型就是STM32系列，比如STM32F103(Cortex M3)。 Cortex A架构，可以细分为Cortex A7，Cortex A8，Cortex A9，Cor
assembly - Cortex-M0+ 链接器脚本和启动代码
我正在尝试通过编写自己的启动代码和链接器脚本来学习 ARM 处理器的启动过程。我使用的芯片是LPC810，我遵循了http://midibel.com/blink0.html中的示例, 两个例子都在我
performance - ARM7 Cortex A8上的浮点状态传输
有一个比较： if( val0 > val1 ) 其中val0和val1是双变量。 Apple LLVM编译器生成的代码是 +0x184 vcmpe.f64
arm - Cortex-M4 中的未对齐访问是原子的吗？
在 ARM documentation ，它提到 The Cortex-M4 processor supports ARMv7 unaligned accesses, and performs all
exception - 同时具有相同优先级的两个外部中断(Cortex-M)？
我或多或少有关于 Cortex-M 异常(IRQ 中断)的理论问题。假设我们有两个由同一外部信号触发的外部中断 PINT0 和 PINT1。两个中断(在 NVIC 寄存器 IPR0 中)设置相同的优先
assembly - Cortex-M3 初始化
我编写了(IMO)几乎最简单的 ARM 应用程序，但它不起作用:)可能出什么问题了？错过了什么？闪存写入和 CPU 复位后，寄存器中存在垃圾。请友善，如果你知道，请告诉我必须做什么才能运行最简单的

首页

博学

6Ren·AI

商城

ARMv8 向后兼容 ARMv7(Snapdragon 820 与 Cortex-A15)