verilog - FPGA 语言的编译器是否执行优化？

Question

对于 C/C++、Fortran、Julia 等计算机语言，现代编译器更有用的功能之一是它们能够在生成二进制文件之前对代码执行优化。如果我要在 Verilog 中编写一个函数来制作 FPGA“硬件”特殊功能，编译器会执行任何优化吗？作为一个具体的例子，假设我想设置一个使用 Estrin's scheme for parallelized evaluation 的多项式求值器，并且一些系数为 0，编译器会看到并优化掉有效的 NOOP 吗？

Answer 1

是的。您示例中的优化称为“恒定传播”。在优化 bool 或算术表达式时，所有编译器中的技术都是相同的。编译器将简化它可以简化的任何表达式。另一种优化是“死代码消除” 如果分支条件结果为常数，则可以消除未选择的分支，并且采用的分支变为无条件的。但是在 RTL 转换为硬件表示之后，优化过程与软件编译器有很大不同。