vhdl - VHDL 中的可变长度 std_logic_vector 初始化

Question

我有一个可变长度向量std_logic_vector(X downto 0)。现在我试图在我的包中定义一个常量用于重置，这样较低的 X/2 位为 1，而其他位为零。

例如，一个 3 位向量 (X=3) 将生成常量 "011"，而一个 4 位向量将生成常量 "0011 ".

如何在 VHDL 包中执行此操作？下面的代码解释了我正在尝试做什么。

type Entry_Type is record
  state : std_logic_vector(X-1 downto 0);
end record;
constant Entry_Constant : Entry_Type := <???>;

Answer 1

至少有两种选择可以根据需要初始化记录类型。一种是使用初始化函数，另一种是使用聚合中 N 的值。

函数是初始化自定义数据类型的好方法。在您的情况下，您可以创建一个函数 default_entry_from_width(n)，返回一个 entry_type 值:

type entry_type is record
    state: std_logic_vector;
end record;

function default_entry_from_width(width: natural) return entry_type is
    variable return_vector: std_logic_vector(width-1 downto 0);
begin
    for i in return_vector'range loop
        return_vector(i) := '1' when i <= width/2 else '0';
    end loop;
    return (state => return_vector);
end;

constant ENTRY_1: entry_type := default_entry_from_width(3);  -- return 011
constant ENTRY_2: entry_type := default_entry_from_width(4);  -- return 0011

另一种方法是使用预先定义的 N 值，用聚合初始化常量:

constant N: natural := 4;
constant ENTRY_3: entry_type := (
    state => (
        N-1 downto N/2 => '1',
        N/2-1 downto 0 => '0'
    )
);