loops - 进程内的冗余循环(VHDL)？

Question

我正在上一门大学类(class)，学习使用 VHDL 进行数字设计，前几天我在阅读这本书时遇到了以下代码:

architecture abstract of computer_system is
    ...

    cpu : process is
        variable instr_reg : word;
        variable PC : natural;
        ...
    begin
        loop
            address <= PC;
            mem_read <= '1';
            wait until mem_ready;
            ...
        end loop;
    end process cpu;
end architecture abstract;

现在，正如我所理解的，一旦一个进程到达它的最后一条语句，它将返回并执行第一条语句(前提是最后一条语句不是 wait，当然).而loop ... end loop;的目的就是无限重复中间代码。那么在这种情况下，这不会使循环变得多余吗？它是否添加了流程尚未展示的任何额外行为？

Answer 1

就我所见，你就在现场，不需要在那里有一个循环。