VHDL - 如何检测 std_logic_vector 的变化？

Question

我有一个 std_logic_vector，我需要知道它何时发生一些变化。到目前为止，我是这样写的:

process (cp, l1)
begin
    if rising_edge(cp) then
        rL1 <= l1;
    end if;
end process;
tickL1 <= rL1 xor l1;

rL1 是 l1 的延迟版本，l1 是我正在检查更改的 std_logic_vector。问题是 xor 返回 std_logic_vector，但我只需要 0 或 1。我怎样才能得到它？

Answer 1

为什么每个人都对 XOR 着迷？

changed <= '0' when rL1 = l1 else '1';