system-verilog - 试图了解有关Verilog语言，vhdl和汇编语言的更多信息

Question

我想知道Verilog和汇编语言之间有什么区别。

下学期我们将与微控制器一起工作，但是我想在学期开始之前对其进行一些了解。我一直在进行有关底层编程的大量研究，到目前为止，我对汇编语言有了很好的理解，但是对于理解Verilog和VHDL感到困惑。

Answer 1

Verilog和VHDL是完全不同的语言，用于描述硬件和FPGA。

FPGA是可以实时编程以实现任何种类的数字逻辑（有时也包括模拟）的设备。

因此，使用verilog或VHDL，我可以设计一个电路，该电路创建一对锁存器，一些二进制补码加法器，一个多路复用器和一个时钟源，突然间，您刚刚设计了可以计算的电路。然后，您可以从VHDL编译器（或任何其所谓的）获取输出，将其“下载”到FPGA，现在您实际上已经有了一些可用于进行计算的硬件。

当然，您可以使用FPGA来实现各种复杂的东西-甚至是完整的定制CPU。人们使用verilog和VHDL设计通过FPGA编程的电路。这些电路可以实现简单的功能，例如纹波计数器，也可以实现更复杂的功能（例如LCD驱动器），甚至可以实现更复杂的功能（例如USB收发器）。您可以从简单的锁存器到复杂的CPU。只要使用数字硬件，您就可以使用VHDL和某些FPGA进行所需的任何操作。

为了进一步澄清-

“汇编语言”通常是指提供给某种CPU的原始指令。当然，有许多不同类型的CPU（x86，ARM，SPARC，MIPS），以及这些类型的CPU的许多不同变体。每个CPU都有自己的指令集。

机器码是完整的，完全指定的，随时可以执行的指令。汇编语言允许您以纯文本的形式键入来自CPU指令集的指令，使用标签等，并描述程序的内存布局结构。通过汇编程序进行汇编，然后将机器代码带入CPU机器指令集中。

您可以使用VHDL从头开始设计自己的CPU。在设计CPU时，您将使其实现自己的自定义指令集。从那里，您可以将VHDL用于您的CPU，进行编译，将其写入FPGA并拥有自己的自定义CPU。然后，您可以通过编写自定义的汇编程序，使用自定义的指令集来为自己的CPU编写程序。我在大学里的一些朋友是因为咯咯地笑而这样做的。

例如，您知道大多数CPU是基于加载，基于寄存器的CPU吗？指令往往是这样的：


将值“ 1”装入寄存器A
将值“ 2”装入寄存器B
将寄存器A和寄存器B相加，将结果存储在寄存器A中


（您刚刚添加了1 + 2！呵呵）

那种计算模型碰巧是最受欢迎的，但是它并不是唯一的计算方法。如果您有一个基于堆栈的CPU，将值压入硬件堆栈，然后计算使用堆栈顶部的值，然后将结果压回堆栈，该怎么办？

例如：


将1推入堆栈（堆栈电流包含：1）
将2推入堆栈（堆栈电流包含：2 1）
将3推入堆栈（堆栈当前包含：3 2 1）
加

“添加”将堆栈中的前两个元素加在一起，然后将结果推入堆栈的顶部。
堆叠现在包含：5 1

加

堆叠现在包含：6



整洁不是吗？就计算模型而言，它有其优势-操作数往往很短，并且需要更少的位。较小的指令意味着CPU可以更快。

问题是这样的处理器不再存在。

但是，如果您知道自己在做什么，则可以在VHDL中设计一个处理器，然后将其编程为FGPA，突然之间，您将拥有仅有的运行中的基于堆栈的处理器之一。

假设，例如，如果您正在做硕士论文，您可能会四处挖掘并发现基于虚拟机的编程语言（例如C＃和Java）可以编译为字节码，而该字节码实际上并不存在，但CPU因为事实证明，CPU对于使代码可移植性很有用。您可能会发现这些语言使用的虚构机器基于基于堆栈的处理器模型。如果您正在寻找有趣的事情，也许您可​​以用VHDL编写一个本机实现Java字节码语言的处理器。现在，您将是唯一拥有可以直接运行Java的计算机的人。