- html - 出于某种原因,IE8 对我的 Sass 文件中继承的 html5 CSS 不友好?
- JMeter 在响应断言中使用 span 标签的问题
- html - 在 :hover and :active? 上具有不同效果的 CSS 动画
- html - 相对于居中的 html 内容固定的 CSS 重复背景?
我正在为 Cortex M4F 编写线程代码。一切正常,我现在正在研究通过延迟堆叠使 FPU 上下文切换更高效。
我读过 ARM 的 AN298我实现了基于禁用 FPU 和处理 UsageFault 的替代方法,但较低的 ( S0-S15
) 寄存器没有被硬件正确保存/恢复。我认为问题在于图11:
据此,当PendSV运行时FPCAR
应该指向任务 A 的堆栈中保留的空间。但在我看来,因为 CONTROL.FPCA
任务 C 高,FPCAR
进入 PendSV 时将更新为指向任务 C 的堆栈。如果是这样,S0-S15
和 FPSCR
将被保存到任务 C 的堆栈而不是任务 A 的堆栈,这当然是不正确的。
我在这里遗漏了什么,还是 appnote 错了?
一个旁注,我检查了一些开源 RTOS。 FreeRTOS 和 mbed RTOS 始终堆叠 S16-S31
在上下文切换期间,导致自动 S0-S15
堆叠,即它们仅使用延迟堆叠来减少中断延迟,但对任务进行完整的状态保存(如 appnote 中概述的第一种方法)。 M4F 的 TNKernel 端口使用 UsageFault 方法,但完全保存/恢复 S0-S31
通过软件,有效绕过 FPCAR
的任何问题(以 48 次加载/存储而不是 32 次为代价,16 个硬件在恢复时被覆盖)。似乎没有人在使用 UsageFault 方法的同时只保留 S16-S31
.
(顺便说一句,这也发布在 ARM Community ,但很多问题似乎在那里没有答案。如果我在那里得到答案,我也会在这里复制)
最佳答案
这花了一段时间,但最终我找到了如何尽可能有效地做到这一点。
首先,appnote 是错误的。我在途中的初步解释FPCAR
更新是对的。请注意 FPCAR
即使 FPU 被禁用也会更新。另外,通过测试,我确定 FPCAR
确实总是指向中断的堆栈。
我的第一种方法是操纵 FPCAR
, LSPACT
和 EXC_RETURN
,以及 UsageFault 挂起的 PendSV。当然,要做到这一点,FPCAR
必不可少。从惰性堆叠的角度来看,操作不算作 FPU 操作。当文档缺乏时,我们只能从 CPU 中破解答案......
LDR R2, =0xE000EF38
LDR R3, =0xDEADBEEF
STR R3, [R2]
VSTM R1, {S16-S31}
UDF
FPCAR
在
0xE000EF38
.
VSTM
是上下文保存例程的一部分。这个想法是,如果
FPCAR
操作是 FPU 操作,延迟堆叠将停止
FPCAR
存储并将成功,因为
FPCAR
仍然有效。这将在
UDF
上出错.否则,会在
VSTM
上发生延迟堆叠。带有损坏的
FPCAR
,导致总线故障。
FPCAR
,
LSPACT
和
EXC_RETURN
在它里面引起
S0-S15
用于在异常返回时恢复当前线程。这里的问题是你不能在它的堆栈上保持当前线程的状态,因为它会被弹出。复制效率低下,所以最好的办法是指向
FPCAR
到持久的 TCB 状态,而不是保存 CPU 生成的状态。
LSPACT
归零; S0-S31
向/从 TCB 的状态; LSPACT
回到一。 S0-S31
没有延迟堆叠的状态,因为 CPU 认为它自
LSPACT
以来已经堆叠了上下文为零。这当然依赖于 UsageFault 处理程序不使用保存/恢复之外的 FPU 操作并且不被使用 FPU 的 ISR 抢占,鉴于它是手工编码的 ASM,并且故障处理程序不能被 ISR 抢占,这是非常微不足道的假设。我还尝试通过
ASPEN
禁用延迟堆叠/
LSPEN
而不是在
LSPACT
上工作,但它似乎不起作用(它仍然会触发延迟堆叠,通过设置无效的
FPCAR
进行验证)。
关于arm - Cortex-M4F 惰性 FPU 堆叠,我们在Stack Overflow上找到一个类似的问题: https://stackoverflow.com/questions/38614776/
将 ARM 处理器模式与 x86 操作模式(ring0 到 ring 3)进行比较,用户模式看起来就像 ring3,用户空间程序在其中运行。 但是,我无法将 ring0 与系统模式或主管模式联系起来。
为什么我们在 ARM 架构中有暂存寄存器?处理器如何使用它,我的意思是这个寄存器的用途是什么? 最佳答案 来自 Procedure Call Standard for the Arm Architec
我了解弱内存模型和强内存模型的基本区别。但是没有确切的弱定义,它取决于体系结构(这里是 ARM)。 我已经阅读了有关 ARM 信息中心的文档,但仍有很多内容不清楚。有人可以列出 - ARM 保证哪些内
我想在 arm 9 上分析我的代码,是否有任何分析器可以给我函数调用时间和每个函数占用的总周期?我更喜欢任何免费的分析器。我喜欢在 Linux 中使用 kcachegrind。 最佳答案 我不知道有什
关闭。这个问题需要更多focused .它目前不接受答案。 想改进这个问题吗? 更新问题,使其只关注一个问题 editing this post . 关闭 7 年前。 Improve this qu
众所周知,对于X86架构:按下电源按钮后,机器开始执行0xFFFFFFF0处的代码,然后开始执行BIOS中的代码以进行硬件初始化。 BIOS 执行后,它使用引导加载程序将操作系统镜像加载到内存中。最后
我有 rootfs 和 klibc 文件系统。我正在创建 make 规则,而一些开发人员的编译器较旧,但没有联网。note1 我正在尝试验证所有文件都是使用 arm 仅当检测到某个版本的编译器时。我已
在部署实际应用程序之前,我们使用 ARM 模板部署 Azure 资源,作为构建过程的一部分。 到目前为止,我们所有的应用程序资源都自包含在资源组中。例如需要 SQL Server 和存储帐户的 Web
为什么 ARM Controller 在发生异常时要从 THUMB 状态返回到 ARM 状态? 最佳答案 一种解释可能是 ARM 模式是 CPU 的“ native ”操作模式,与有限的 Thumb
我正在尝试反转 128 位向量 (uint16x8) 的顺序。 例如,如果我有 a b c d e f g h 我想获得 h g f e d c b a 有没有一种简单的方法可以使用 NEON 内在函
有很多关于内存屏障的信息。大多数信息是指多核或多处理器架构。 Stackoverflow 上的某个地方还指出,单核处理器不需要内存屏障。 到目前为止,我找不到任何明确的解释,为什么单核 CPU 上不需
我想在 ARM Cortex A8 处理器上移植一小段代码。 L1 缓存和 L2 缓存都非常有限。我的程序中有 3 个数组。其中两个是顺序访问的(大小> 数组 A:6MB 和数组 B:3MB),第三个
我无法弄清楚这个 ARM 指令是做什么的: strd.w r0, r1, [r2] 我知道这是一个存储指令,它在 *r2 中存储了一些东西。但我不完全确定是什么。为什么有两个源寄存器
我很好奇为什么有些 ARM 指令(如 MUL 和 ADD)不使用桶形移位器。我想知道极限背后的理性。谢谢! 最佳答案 并不是没有使用桶形移位器;这是您无法指定它在非常具体的指令(数据处理和加载/存储)
我需要计算与 SSE 相同的操作: __m128i result1=_mm_avg_epu8 (upper, lower); 使用 NEON,我执行以下操作: uint8x16_t result1=v
我正在尝试使用 PLD 指令。我面临的问题如下: int32_t addr[10]; asm ("PLD [addr,#5]"); 我收到以下错误: Error: ARM register expec
根据 ARM 手册,应该可以访问特定 CPU 模式的存储寄存器,例如“r13_svc”。当我尝试执行此操作时,gcc 对我大喊大叫,并显示以下错误: 立即表达式需要 # 前缀 -- `mov r2,s
我正在使用 mbxxx 目标开发 Contiki 2.7。在构建我的代码时,链接器提示 .ARM.exidx 和 .data 部分的重叠 .在修改了链接器脚本 contiki-2.7/cpu/stm3
如何确定给定 ARM 处理器上是否存在 NEON 引擎?可以为此目的查询任何状态/标志寄存器吗? 最佳答案 我相信unixsmurf's answer如果使用具有特权内核的操作系统,这将与您获得的一样
如何在设备上分析我的 ARM 代码。 这是涉及 USB 和 SDH 处理的裸机代码,我看到了这个 Code Profiler for ARM但似乎很 slim ,我很熟悉DS5但如果您使用基于 lin
我是一名优秀的程序员,十分优秀!