for-loop - Verilog中的for循环如何执行？

Question

Verilog中的for循环是否并行执行？我需要多次调用一个模块，但它们必须同时执行。我没有将它们一一写出来，而是考虑使用 for 循环。它会一样吗？

Answer 1

Verilog 描述了硬件，因此在这种情况下考虑执行循环或调用模块是没有意义的。如果我正确理解您的问题的意图，您希望具有不同输入和输出的同一模块的多个实例化。

为此，您可以使用 Verilog 的 generate statements自动生成实例化。

您也可以使用 auto_template functionality在 Emacs 的优秀 verilog-mode .我更喜欢这种方法，因为每个实例化都明确出现在我的源代码中，而且我发现更容易检测错误。