- html - 出于某种原因,IE8 对我的 Sass 文件中继承的 html5 CSS 不友好?
- JMeter 在响应断言中使用 span 标签的问题
- html - 在 :hover and :active? 上具有不同效果的 CSS 动画
- html - 相对于居中的 html 内容固定的 CSS 重复背景?
我为 ALU 创建了一个 Verilog 文件,它具有以下操作:加、减、AND 和重置。然后,我用 Avalon 内存从接口(interface)封装了 ALU,以便 ARM 处理器可以通过 H2F 轻量级桥专门访问它。然后,在 mmap() 完成后,用户可以选择操作并为 data1 和 data2 输入值。结果将显示在终端上。 ALU 中每个寄存器的偏移量都是 4 位。这意味着 ALU 中寄存器的基地址有 4 位跨度。
我面临的问题是我似乎无法将值写入ALU寄存器(操作码,数据1,数据2)。我已经使用 mmap() 函数完成了正确的映射。然而,我得到的结果始终是0。
ALU verilog 代码如下所示。
module alu_avalon(
input clk,
input[1:0] opcode,
input[31:0] dataA,
input[31:0] dataB,
output[31:0] alu_result
);
assign alu_result = (opcode == 0) ? 0 :
(opcode == 1) ? dataA + dataB :
(opcode == 2) ? dataA - dataB :
dataA & dataB;
endmodule
然后 ALU 被 Avalon 内存映射从接口(interface)封装,如下面的 verilog 编码所示。
module alu_avalon_top (
input reset,
input clk,
input chipselect,
input [1:0]address,
input write,
input [31:0]writedata,
output [31:0]readdata
);
wire [31:0]lineA;
wire [31:0]lineB;
wire [1:0]opcode;
wire [31:0]result_alu;
alu_avalon inst3 (
.clk(clk),
.opcode(opcode),
.dataA(lineA),
.dataB(lineB),
.alu_result(result_alu)
);
alu_interface inst2(
.clk (clk),
.reset (reset),
.chipselect (chipselect),
.address (address),
.writedata (writedata),
.readdata (readdata),
.alu_result (result_alu),
.data1 (lineA),
.data2 (lineB),
.opcode (opcode),
.write (write)
);
endmodule
module alu_interface (
input reset,
input clk,
input chipselect,
input [1:0]address,
input write,
input [31:0]writedata,
output reg [31:0]readdata,
output reg[1:0]opcode,
output reg[31:0]data1,
output reg[31:0]data2,
input[31:0] alu_result
);
always @ (posedge clk or negedge reset)
begin
if (reset == 0)
begin
readdata <= 0;
data1 <= 0;
data2 <= 0;
end
else
begin
if(chipselect == 1 && write == 1)
begin
case (address)
2'b00: opcode <= writedata[1:0];
2'b01: data1 <= writedata;
2'b10: data2 <= writedata;
default: readdata <= alu_result;
endcase
end
end
end
endmodule
我已经使用 Qsys 添加了自定义 IP,并将 Avalon 从站连接到 H2F 轻量级桥接 AXI 主站。
Qsys 互连: Qsys interconnect map
Linux 应用程序的 C 编码
#define HW_REGS_BASE ( ALT_LWFPGASLVS_OFST )
#define HW_REGS_SPAN ( 0x00200000 )
#define HW_REGS_MASK ( HW_REGS_SPAN - 1 )
volatile unsigned long *aluMap = NULL;
void *virtual_base;
int main(void){
int fd;
printf("Open memory map\n");
if( ( fd = open( "/dev/mem", ( O_RDWR | O_SYNC ) ) ) == -1 ) {
printf( "ERROR: could not open \"/dev/mem\"...\n" );
return( 1 );
}
virtual_base = mmap( NULL, HW_REGS_SPAN , ( PROT_READ | PROT_WRITE ), MAP_SHARED, fd, HW_REGS_BASE );
if( virtual_base == MAP_FAILED ) {
printf( "ERROR: mmap() failed...\n" );
close( fd );
return( 1 );
}
aluMap = (unsigned char *)(virtual_base + ALU8_0_BASE);
printf("ALU addr: %x\n", aluMap);
volatile unsigned int *opcode =(unsigned int*)(aluMap + 0x0);
volatile unsigned int *data1 = (unsigned int*)(aluMap + 0x4);
volatile unsigned int *data2 = (unsigned int*)(aluMap + 0x8);
volatile unsigned int *result= (unsigned int*)(aluMap + 0xc);
printf("op:%x\ndat1:%x\ndat2:%x\nresult:%x\n", opcode,data1,data2,result);
int op;
int dat1;
int dat2;
printf("operation code: ");
scanf(" %d", &op);
*opcode = op;
printf("data1: ");
scanf(" %d", &dat1);
*data1 = dat1;
printf("data2: ");
scanf(" %d", &dat2);
*data2 = dat2;
int z = *result;
printf("The result is %d\n", z);
return 0;
}
输出为 ALU output
有人可以告诉我我在编码或连接中做错了什么吗?已经解决这个问题一个月了...IP寄存器的内存映射与没有寄存器的IP不同...还是我需要编写ALU内核驱动程序以便Linux可以识别硬件ALU?
如有任何建议,我们将不胜感激。
最佳答案
非常感谢在线社区帮助我解决问题。
正如@Unn 所指出的,
- Write signal should be used only for write transaction
- Read signal should be used only for read transaction
- chipselect is deprecated in newer QSYS
我已经编辑了 verilog 编码(单独的读写事务并删除芯片选择),瞧,ALU 的工作就像一个魅力。
always @ (posedge clk or negedge reset)
begin
if (reset == 0)
begin
readdata <= 0;
data1 <= 0;
data2 <= 0;
end
else
begin
if(write == 1)
begin
case (address)
2'b00: opcode <= writedata[1:0];
/* OPCODE
1: ADD
2: SUB
3: AND */
2'b01: data1 <= writedata;
2'b10: data2 <= writedata;
default: ;
endcase
end
else if (read == 1)
begin
case (address)
2'b00: readdata <= opcode;
2'b01: readdata <= data1;
2'b10: readdata <= data2;
2'b11: readdata <= alu_result;
default: readdata <= 0;
endcase
end
end
end
还需要进行一项更改,即在 main.c 程序中将 #define HW_REGS_BASE ( ALT_LWFPGASLVS_OFST )
替换为 #define HW_REGS_BASE ( ALT_STM_OFST )
下面是ALU输出端
特别感谢Rocketboard社区也是如此
关于c - 使用 ARM 处理器 (HPS) 的 DE1-SoC 上的硬件加速算术逻辑单元 (ALU) Linux 应用程序,我们在Stack Overflow上找到一个类似的问题: https://stackoverflow.com/questions/53124052/
我想在 Cyclone-V 中的 HPS 和 FPGA 之间共享内存。我在Qsys(Platform Designer)中用avalon master和所有东西实例化了“sdram_slave”接口(
我为 ALU 创建了一个 Verilog 文件,它具有以下操作:加、减、AND 和重置。然后,我用 Avalon 内存从接口(interface)封装了 ALU,以便 ARM 处理器可以通过 H2F
我是一名优秀的程序员,十分优秀!