c++ - 所选处理器不支持 `swp x1,x1,[x0]'

Question

我尝试使用 swp 指令来实现原子交换。

asm volatile ("swp %[newval], %[newval], [%[oldval]]"
        : [newval] "+r" (newval), [oldval] "+p" (oldval)
        :
        : "memory");

当我编译代码时(使用 g++ main.cpp -o main -march=armv8-a)。我收到以下错误消息。

/tmp/cc0MHTHA.s: Assembler messages:
/tmp/cc0MHTHA.s:20: Error: selected processor does not support `swp x1,x1,[x0]'

我用的ARM机器是armv8，/proc/cpuinfo是这样的(是16核的SMP机器，其他处理器的信息除第一行外都是一样的)

processor   : 0
model name  : phytium FT1500a
flags   : fp asimd evtstrm aes pmull sha1 sha2 crc32
CPU implementer : 0x70
CPU architecture: 8
CPU variant : 0x1
CPU part    : 0x660
bogomips    : 3590.55
CPU revision    : 1

g++ --version 输出

g++ (Ubuntu/Linaro 4.9.1-16kord6) 4.9.1
Copyright (C) 2014 Free Software Foundation, Inc.
This is free software; see the source for copying conditions.  There is NO
warranty; not even for MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.

我在使用 ldrex/strex 指令时遇到以下错误

/tmp/ccXxJgQH.s: Assembler messages:
/tmp/ccXxJgQH.s:19: Error: unknown mnemonic `ldrex' -- `ldrex x0,[x0]'

任何人都可以解释为什么会出现这个错误，从哪里来，以及如何处理这个错误？机器不支持 SWP 或者我应该在编译命令上添加一些参数(也许是 -march)来指示 CPU 架构？

Answer 1

为此您不需要 ( and shouldn't use ) 内联汇编。

使用内置的 gcc:type __atomic_exchange_n (type *ptr, type val, int memorder)或 C++11 std::atomic，因此编译器可以根据您的 -mcpu= 命令行选项和 objective-c PU 使用最佳指令序列无论您是为 64 位还是 32 位 ARM(或 x86)等构建等等。此外，编译器了解您在做什么并可以相应地进行优化。

// static inline
int xchg_gcc(int *p, int newval) {
    int oldval = __atomic_exchange_n(p, newval, __ATOMIC_SEQ_CST);
    //__atomic_signal_fence ( __ATOMIC_SEQ_CST);

    return oldval;
}

对于带有 gcc5.4 的 ARM64 和 ARM(32 位 -mcpu=cortex-a72)，这会编译成你想要的(Godbolt compiler explorer):

.L2:   ## This is the ARM64 version.
    ldaxr   w2, [x0]
    stlxr   w3, w1, [x0]
    cbnz    w3, .L2
    mov     w0, w2      # This insn will optimize away after inlining, leaving just the retry loop
    ret

或者如果您只想要原子性但不需要对其他操作进行排序，则使用 __ATOMIC_RELAXED 而不是 __ATOMIC_SEQ_CST。然后它编译为 ldxr/stxr，而不是 LL/SC 指令的获取/发布版本。

对于 32 位版本，如果您不指定 -mcpu 或 -march，它会调用库函数，因为它不知道该使用什么交换。

我不确定 __atomic_exchange 的 SEQ_CST 是否按照 asm volatile("":::"内存”)做;如果不是，您可能需要如下所述的针对 C++11 atomic_signal_fence 的栅栏。

---

或者使用这个可移植的 C++11 版本，它编译成相同的 asm:

#include <atomic>
// static inline
int xchg_stdatomic(std::atomic<int> *p, int newval) {
    atomic_signal_fence(std::memory_order_seq_cst);
    int oldval = p->exchange(newval, std::memory_order_seq_cst);
    atomic_signal_fence(std::memory_order_seq_cst);  // order WRT. non-atomic variables (on gcc/clang at least).
    return oldval;
}

atomic_signal_fence 用作 asm(""::"memory") 的等价物，以阻止非atomic< 的编译时重新排序 加载/存储(但不发出任何指令)。这就是 gcc 实现它的方式，但如果 gcc 中的实现细节的标准要求这样做，则 IDK。

至少在 gcc 中，atomic_signal_fence 对“普通”变量进行操作，但 atomic_thread_fence 仅对atomic 变量进行操作。 (从多个线程共享访问非 atomic 变量将是未定义行为的数据竞争，因此 gcc 假设它不会发生。这里的问题是标准是否需要 signal_fence 对非atomic 操作以及atomic 和volatile 访问进行排序，因为在信号处理程序中可以安全访问的内容的保证相当弱。)

无论如何，由于 signal_fence 编译为无指令，并且只是阻止我们希望 exchange() 阻止的重新排序，所以没有坏处。 (除非您不希望 exchange() 对您的非共享变量进行排序，在这种情况下您不应该使用 signal_fence)。

---

swp 受支持，但在 ARMv6 和 ARMv7 中已弃用。 ARM's docs say它增加了中断延迟(因为 swp 本身是不可中断的)。还有，

In a multi-core system, preventing access to main memory for all processors for the duration of a swap instruction can reduce overall system performance.