SPI 中的时钟相位和时钟极性

Question

我对 SPI 有一个简单的疑问。我已经完成了 SPI 协议(protocol)。我明白的每一件事。但我不知道时钟相位和时钟极性。

    As there are 4 wires(MOSI, MISO, CS and SCK). I came to know from document,

SPI 有 4 种操作模式，具体取决于时钟相位和时钟极性。例如，如果时钟的相位为零(即 CPHA = 0)，则数据在 CPOL = 0 的时钟上升沿和 CPOL = 1 的时钟下降沿被锁存。据我了解，要锁存数据，时钟需要做如下，

#define CPOL                     1  // Set CPOL to 1 or 0
#define CPHA                     1  // Set CPHA to 1 or 0

#if CPHA
   #define SCK_POST
   #if CPOL
      #define SCK_INIT 1
      #define SCK_PRE  SCK=0
      #define SCK_MID  SCK=1
   #else
      #define SCK_INIT 0
      #define SCK_PRE  SCK=1
      #define SCK_MID  SCK=0
   #endif
#else
   #define SCK_PRE
   #if CPOL
      #define SCK_INIT 1
      #define SCK_MID  SCK=0
      #define SCK_POST SCK=1
   #else
      #define SCK_INIT 0
      #define SCK_MID  SCK=1
      #define SCK_POST SCK=0
   #endif
#endif


     1. My question is how the clock phase and clock polarity is configured.

由于时钟相位和时钟极性没有引脚。

    2. Why 4 modes are there, it seems two mode is enough. 

Answer 1

重新。为什么有 4 种模式，极性决定时钟的空闲状态，相位决定数据读/写发生在哪个边沿，所以这导致 2×2 = 4 种不同的可能性。 (参见 diagrams。)从技术上讲，一种模式“足以”以这种方式传输数据，但 SPI 并没有强制每个人都实现一种特定模式，而是允许这四种可能性以实现更大的灵 active 。

至于如何配置时钟相位和极性，这取决于您使用的设备，您不指定任何。通常，该设备有一个寄存器，其中的位对应于时钟相位和极性。某些芯片可能实现了不可配置的类似 SPI 的 3 线协议(protocol)，您需要配置总线上的其他设备来匹配它。