c - 在 makefile 中使用 'all'

Question

我是 Makefile 的新手，我写这个是为了编译我创建的内核这是我的源代码树的文件层次结构，由 ls -R 创建。我尝试了类似问题的解决方案。

.:
kernel  Makefile

./kernel:
arch  drivers  include

./kernel/arch:
i686-elf

./kernel/arch/i686-elf:
boot.s  linker.ld  main.c  Makefile

./kernel/drivers:
vga

./kernel/drivers/vga:
vga.c  vga.o

./kernel/include:
vga

./kernel/include/vga:
vga.h

这是./Makefile的内容

VPATH = kernel kernel/* kernel/*/*
TARGET = i686-elf
CC = gcc
INCDIR = -I kernel/include/ -I kernel/include/*
kERNEL = opal2
CFLAGS = -ffreestanding -O2 -Wall -Wextra -fno-exceptions
LDFLAGS = -T linker.ld -ffreestanding -O2 -nostdlib -lgcc
AS = as
include kernel/arch/$(TARGET)/Makefile
.PHONY: help all
help:
        @echo "This is help"
all: $(KERNEL)

$(KERNEL):$(OBJECTS)
        $(TARGET)-$(CC) $(LDFLAGS) $(OBJECTS) -o $(KERNEL).bin
$(OBJECTS):%.o :%.c
        $(TARGET)-$(CC) $(CFLAGS) -c $< -o $@
$(objects): %.o: %.s
        $(TARGET)-$(AS) $< -o $@

请注意，我创建了一个名为 i686-elf- 前缀的交叉编译器和交叉 binutils，它们包含在环境变量中，我确信它们正在工作这是 ./kernel/arch/i686*elf/Makefile

的内容

OBJECTS := $(OBJECTS) boot.o main.o

我确信我使用了 TABS 而不是空格，正如你所看到的，根本没有构建任何东西编辑:将小错别字 kERNEL 修改为 KERNEL 后我收到以下错误

make: *** No rule to make target `boot.c', needed by `boot.o'.  Stop.

不应该 kernel// 允许 VPATH 包含 kernel/arch/i686-elf 并且 makefile 注意到 boot.s 存在并构建它

Answer 1

它什么都不做的根本原因 可能只是变量名中的拼写错误，就像 Marc B 指出的那样:kERNEL 而不是 KERNEL.

使用此 Makefile，您仍然可能遇到意外行为:目录中的 touch opal2 会阻止它工作，除非您再次 rm opal2。因此，不是实际文件名的目标名称必须作为特殊目标 .PHONY 的先决条件，因此 make 知道它们必须是每次 都重新创建，因为make 没有实际文件来检查时间戳并确定它是否已过时。

当然，对于大多数目标，您希望避免这种情况，因此 make 不会做不必要的工作。因此，只需使用目标创建的文件作为实际目标而不是“虚假”名称。

下一期:这一行

$(OBJECTS):%.o :%.c

错了。那里只有一个冒号，用于将目标名称与其先决条件分开。看起来你想要一个简单的模式规则，比如

%.o: %.c

意味着任何以 .o 结尾的目标都将具有同名的先决条件，只是以 .c 结尾。我没有看到 $(OBJECTS) 实际上在任何地方定义，所以它只是一个空变量。

编辑:根据 Chris Dodd 的评论，上述是有效语法，但仅当变量不为空时才有意义。因此，问题的另一个来源可能在于您将 $(OBJECTS) 设置为包含的 Makefile 中的某些内容，而不是 $(objects)。

我真的建议您浏览 GNU make manual ... 乍一看，这似乎很有帮助。编写 Makefile 的一个关键问题是当您来自于编码时，例如c是 Makefile 是声明性的——您给 make 一些规则，它会自己弄清楚做什么，按什么顺序。掌握这些概念需要一些时间。