个人中心
文章发布
退出
作者热门文章
- android - 多次调用 OnPrimaryClipChangedListener
- android - 无法更新 RecyclerView 中的 TextView 字段
- android.database.CursorIndexOutOfBoundsException : Index 0 requested, 光标大小为 0
- android - 使用 AppCompat 时，我们是否需要明确指定其 UI 组件(Spinner、EditText)颜色
24
4
你好!我对 Linux 非常陌生，并且正在努力以“root 用户”身份登录。我的下图显示了我的尝试。我现在属于什么类型的用户？如何以 root 用户身份登录？
这是我现在正在尝试运行的项目:
最佳答案
正如 @Richard 所指出的，您需要使用像 Putty 这样的工具(如果您使用的是 Windows)以及连接到主板的适当电缆来与主板进行通信。
引用此:using usb to serial converter in windows-7 with putty
如果您使用的是 Ubuntu 等 Linux 计算机，您还可以使用 minicom 和串行 USB 电缆(或适合您的主板的电缆，将其连接到 PC USB 集线器)。
一旦您看到提示，您将默认以 root 用户身份登录。
如果要求登录提示，请尝试使用 root 作为用户名和密码。这可能因供应商而异。阅读您的说明手册。
关于linux - 如何在 Altera 嵌入式命令 Shell 中以 "root user"身份登录？，我们在Stack Overflow上找到一个类似的问题： https://stackoverflow.com/questions/32674067/
24
4
0
我一直试图在一个单独的“ mytypes.vhd”文件中声明我的类型，如下所示： library ieee; use ieee.std_logic_1164.all; package mytypes
我正在使用 Ubuntu Linux 14.04 LTS 和 Altera Quartus 15.0 网络版，由于许可错误，我很难模拟我的设计。我正在为 VEEK-MT 设计一个 LCD_driver
我被支持在软件中实现两种版本的有限脉冲响应算法，一种算法采用浮点格式，另一种算法采用定点格式。现在我认为，如果我只对函数使用浮点变量，那么算法将用 float 完成: 算法应该按照规范工作 Befor
在 Fedora 22 64 位中安装了带有 Modelsim 的 Quartus 13.0。在 32 位中运行 Quartus，因为否则我会遇到很多很多问题。不过，我可以启动 Quartus、创建项
我正在用一个小算法修改固件文件 (.jic) JTAG 间接配置文件，但更改文件内的数据使其无法使用，因为文件中某处有一个校验和必须更新。 我需要找到 .jic 文件中的校验和在哪里，并破译使用的算法
我有一个QuartusII中的FPGA设计，还有一个有一些闲置能力的持续集成服务器。 现在我想为我的 FPGA 设计构建一个测试套件，其中输入信号由专用组件生成，并根据预期行为检查输出信号。 有没有办
我在 LinuxMint 17.3 操作系统下的 PC 上安装了 Quartus II 64 位。我对此没有任何问题。但是我不能用 ModelSim-Altera 运行仿真。我收到消息“未找到 Mod
我正在尝试根据 instructions 在我的 Altera DE2-115 FPGA 上运行 Linux .显然第一部分有效: $ quartus_pgm -m jtag -c USB-Blast
什么是 .rbf 文件，我如何从 Windows 上的 Quartus 输出文件 .sof 生成它们？ 最佳答案 使用 Quartus II GUI 转到 File => Convert Progra
我研究 Altera OpenCL 已经有一段时间了，通过将计算部分转移到 FPGA 来改进繁重的计算程序。我设法执行了 Altera 提供的矢量加法示例，并且似乎工作正常。我查看了 Altera O
我已经从http://www.vhdl.org/fphdl/下载了浮点软件包，并执行了以下操作: 我在项目中包含了math_utility_pkg.vhd，fixed_pkg_c.vhd和float_
你好， 我正在研究包含 M9K block 存储器的 Stratix III FPGA，其内容在开机时方便地初始化为零。这非常适合我的应用。 有没有办法在不对 FPGA 进行电源循环/刷新/等操作的情
我有一个基本的双稳态代码，我编译它没有任何错误，但是当我想在我点击 run(f9) 后添加波形时，我的 altera 程序没有做任何事情...... 这是我的代码: module bistable(i
到目前为止，我还没有找到任何方法来执行类似于 Xilinx 针对 Altera FPGA 的 RLOC 限制的操作。 有人知道如何做到这一点吗？ 例如将两个 FF 放置在相同或相邻的 LAB 中 最佳
我正在尝试使用“浮点和定点包”作为 VHDL 滤波器设计的一部分。我使用 Altera Quartus II 作为开发环境。我从网站下载了文件包:http://www.vhdl.org/fphdl/
我正在使用 Altera DE2 FPGA 板和 verilog，使用它们设计了一个简单的 CPU。我需要使用开发板的 VGA 输出打印寄存器的值。 我该怎么办？ 最佳答案 恐怕这条路很长。 首先，您
我正在使用 Altera DE2 FPGA 板和 verilog，使用它们设计了一个简单的 CPU。我需要使用开发板的 VGA 输出打印寄存器的值。 我该怎么办？ 最佳答案 恐怕这条路很长。 首先，您
你好!我对 Linux 非常陌生，并且正在努力以“root 用户”身份登录。我的下图显示了我的尝试。我现在属于什么类型的用户？如何以 root 用户身份登录？ 这是我现在正在尝试运行的项目: 最佳答案
所有，我正在为自定义 Cyclone V SOC 板修改带有 meta-altera 层的 Yocto Jethro 2.0 分支，但无法理解如何修改设备树和设置文件系统位置.我相信 dts 位于 .
我已经查看了所有以前的问题，似乎没有人有问题 和我一样简单。另外我在网上搜索并找不到解决方案。 我是 VHDL 新手，正在尝试编译提供的简单示例 由 Altera 提供，如下所示: library i
我是一名优秀的程序员,十分优秀！