- android - 多次调用 OnPrimaryClipChangedListener
- android - 无法更新 RecyclerView 中的 TextView 字段
- android.database.CursorIndexOutOfBoundsException : Index 0 requested, 光标大小为 0
- android - 使用 AppCompat 时,我们是否需要明确指定其 UI 组件(Spinner、EditText)颜色
我想对内存区域添加保护,从 0x20000000 开始。该区域的大小为 64 字节。权限是只读的,除 xn 外没有设置标志。这是我认为应该的样子,
#define MPU_CTRL (*((volatile unsigned long*) 0xE000ED94)) // MPU Control register
#define MPU_RNR (*((volatile unsigned long*) 0xE000ED98)) // MPU Region Number register
#define MPU_RBAR (*((volatile unsigned long*) 0xE000ED9C)) // MPU Region Base Address Register
#define MPU_RASR (*((volatile unsigned long*) 0xE000EDA0)) // MPU Region attributes and size register
void Registers_Init(void)
{
//MPU Configuring
MPU_RNR = 0x00000000; // use region 0
MPU_RBAR = 0x20000000; // base address is 0x20000000
MPU_RASR = 0x1608FF0B; // enable bit=1, 64 bytes,not subregions, s=c=b=0, xn=1, permission= ro/ro.
MPU_CTRL = 0x00000005; // enable memory protection unit,guaranteeing default priviliged access
}
int main()
{
Registers_Init();
return 0;
}
这是正确的吗?我做错了吗?请指导。
最佳答案
是的,配置区域看起来是正确的。但是,您已禁用所有子区域,这意味着您将无法访问此内存块。子区域禁用位应为 0(启用)。您还设置了特权和非特权只读。
您不必使用 RNR 寄存器,因为您可以使用 RBAR 寄存器中的 VALID 和 REGION 字段。
如果您在任何时候更改为非特权模式,您将无法访问您的代码或数据内存(区域中定义的除外),因此您将遇到 MPU 故障。如果您还没有定义一个只读区域以允许访问所有闪存,我建议添加一个 MPU 故障处理程序(尽管您已经拥有通过后台区域的特权访问权限)。
关于c - 如何在 cortex m4 中配置 MPU 寄存器?,我们在Stack Overflow上找到一个类似的问题: https://stackoverflow.com/questions/47249929/
Cortex M23/33 的 TrustZone 和 Cortex A 的 TrustZone 有什么区别?我可以开始在 Cortex A 处理器上构建我的 Cortex M23 应用程序原型(pr
Cortex-M3 的初始堆栈指针值位于 0x0 且复位处理程序位于 0x4 的原因是什么?这样做的设计理由是什么? 为什么 ARM 人员不能像对待 Cortex-A 那样将 0x0 留给重置处理程序
为一家公司构建的 Cortex A5 编写的代码能否轻松移植到另一家公司构建的 Cortex A9 上? 我想编写一些在 Atmel 的 SAMA5D4 上运行的裸机 C 代码(Cortex A5),
我决定按照本指南在 XU4 上编译 Qt5.8: http://freecode.hu/sbcomp/2016/08/15/compiling-qt-5-8-on-odroid-xu4/但在第 4 步
我正在使用 Sourcery CodeBench Lite 2012.03-56 编译器和 gdb 套件 texane gdb server . 今天我想尝试使用便宜的 STM32VLDISCOVER
我想知道ARM内核(Cortex-A系列处理器)访问内存的顺序?从内核生成的虚拟地址到内存,再从内存传输指令/数据到内核。考虑核心已经为一些数据/指令生成了一个虚拟地址并且 TLB 有一个未命中,那么
据我了解,Cortex M0/M3 处理器只有一个存储空间来保存指令和数据,并且只能通过内存总线接口(interface)进行访问。因此,如果我理解正确,处理器必须在每个时钟周期读取一条新指令才能进入
Cortex-A57 优化指南指出,大多数在 128 位向量数据上运行的整数指令可以双发出(第 24 页,整数基本 F0/F1,逻辑 F0/F1,执行吞吐量 2)。 然而,根据我们的内部(综合)基准测
很难说出这里问的是什么。这个问题是含糊的、模糊的、不完整的、过于宽泛的或修辞性的,无法以目前的形式得到合理的回答。如需帮助澄清此问题以便重新打开它,visit the help center 。 已关
我正在使用 Cortex管理一些用于 React 应用程序的数据。 Cortex's API listing列出了一些只存在于数组上的方法,即 filter 和 find。 给定一个对象: var s
我有一个 KL17,我正在尝试编写一个引导加载程序以允许 OTA 更新。我无法跳转到用户应用程序,这就是我正在尝试的。 void JumpToUserApplication(uint32_t user
我正在尝试调试基于运行 FreeRTOS 的 STM32F3 uC 的应用程序。我已在应用程序的线程上下文中的随机位置手动将 PSP 设置为无效值(例如 0),希望触发 memManageFault/
我有一个关于在 cortex m3 中使用信号量的问题。我发现了一个线程“ARM cortex:mutex using bit banding”ARM cortex: mutex using bit
我已经阅读了有关 Cortex-M3(或 M0)的 ARM 文档,它说它可以用作 NVIC Controller 内的电平感应或脉冲(边沿)中断。问题是,如果这是通过软件完成的,那么如何做到这一点相当
Cortex M架构,典型就是STM32系列,比如STM32F103(Cortex M3)。 Cortex A架构,可以细分为Cortex A7,Cortex A8,Cortex A9,Cor
我正在尝试通过编写自己的启动代码和链接器脚本来学习 ARM 处理器的启动过程。我使用的芯片是LPC810,我遵循了http://midibel.com/blink0.html中的示例, 两个例子都在我
有一个比较: if( val0 > val1 ) 其中val0和val1是双变量。 Apple LLVM编译器生成的代码是 +0x184 vcmpe.f64
在 ARM documentation ,它提到 The Cortex-M4 processor supports ARMv7 unaligned accesses, and performs all
我或多或少有关于 Cortex-M 异常(IRQ 中断)的理论问题。假设我们有两个由同一外部信号触发的外部中断 PINT0 和 PINT1。两个中断(在 NVIC 寄存器 IPR0 中)设置相同的优先
我编写了(IMO)几乎最简单的 ARM 应用程序,但它不起作用:)可能出什么问题了?错过了什么? 闪存写入和 CPU 复位后,寄存器中存在垃圾。 请友善,如果你知道,请告诉我必须做什么才能运行最简单的
我是一名优秀的程序员,十分优秀!