c - 用于读取的原子 block 与 ARM SysTicks

Question

我目前正在移植我的 DCF77 library (您可能会发现 source code at GitHub )从 Arduino(基于 AVR)到 Arduino Due(ARM Cortex M3)。我绝对是 ARM 平台的初学者。

有了基于 AVR 的 Arduino，我可以使用 avr-libc获得原子 block 。基本上这会在 block 期间阻止所有中断，并且稍后会再次允许中断。对于 AVR，这很好。现在对于 ARM Cortex，事情开始变得复杂起来。

首先:对于库的当前使用，这种方法也适用。所以我的第一个问题是:是否有类似于 ARM 的 avr-libc 的“ATOMIC”宏？显然其他人已经想到了something in this directions.因为我使用的是 gcc，所以我可以增强这些宏，使其几乎完全像 avr-libv ATOMIC 宏一样工作。我已经找到了一些 CMSIS documentation然而，这似乎只提供了一个“enable_irq”宏而不是“restore_irq”宏。

问题 1:是否有任何库(针对 gcc)已经这样做了？

因为 ARM 有不同的优先级中断，我也可以用不同的方式建立原子性。在我的例子中，“原子” block 必须只确保它们不被系统中断打断。所以实际上我不需要阻止所有内容来使我的 block “足够原子”。进一步搜索我发现了一个 ARM synchronization primitives article in the developer infocenter .特别是在 lockless programming 处有提示.根据这篇文章，这是一个先进的概念，并且有很多关于它的出版物。在网上搜索我只发现了这个概念的一般解释，例如here .我认为无锁实现会非常酷，但目前我对 ARM 没有足够的信心从头开始实现它。

问题 2:关于 ARM Cortex M3 上内存块的无锁读取，有人能给我一些提示吗？

正如我已经说过的，我只需要保护优先级较低的线程免受 sysTicks 的影响。所以另一种选择是暂时禁用 sysTicks。由于我正在实现对时间敏感的时钟算法，因此从长远来看，这一定不会降低整体 sysTick 频率。不过，引入一些小的抖动是可以的。这时候我会觉得这个最有吸引力。

问题 3:有什么好的方法可以阻止 sysTick 中断而不丢失任何滴答？

我还找到了 CMSIS documentation for semaphores .但是我有点不知所措。特别是我想知道我是否应该使用 CMSIS 以及如何在 Arduino Due 上执行此操作。

问题 4:我最好的选择是什么？或者我应该在哪里继续阅读？

部分答案:根据我实现的 Notlikethat 的提示

#if defined(ARDUINO_ARCH_AVR)
    #include <util/atomic.h>
    #define CRITICAL_SECTION ATOMIC_BLOCK(ATOMIC_RESTORESTATE)

#elif defined(ARDUINO_ARCH_SAM)
    // Workaround as suggested by Stackoverflow user "Notlikethat"
    // http://stackoverflow.com/questions/27998059/atomic-block-for-reading-vs-arm-systicks

    static inline int __int_disable_irq(void) {
        int primask;
        asm volatile("mrs %0, PRIMASK\n" : "=r"(primask));
        asm volatile("cpsid i\n");
        return primask & 1;
    }

    static inline void __int_restore_irq(int *primask) {
        if (!(*primask)) {
            asm volatile ("" ::: "memory");
            asm volatile("cpsie i\n");
        }
    }
    // This critical section macro borrows heavily from
    // avr-libc util/atomic.h
    // --> http://www.nongnu.org/avr-libc/user-manual/atomic_8h_source.html
    #define CRITICAL_SECTION for (int primask_save __attribute__((__cleanup__(__int_restore_irq))) = __int_disable_irq(), __ToDo = 1; __ToDo; __ToDo = 0)

#else
    #error Unsupported controller architecture
#endif

这个宏或多或少做了我需要的。但是我发现还有改进的余地，因为这会阻止所有中断，尽管只阻止 systicks 就足够了。所以问题 3 仍然悬而未决。

Answer 1

您提到的大部分内容都是关于在多个 CPU 之间同步内存访问，或者在同一 CPU 上抢先调度线程，考虑到上述情况，这似乎完全不合适。从这个意义上说，“原子性”是指保证当一个观察者更新内存时，任何观察者读取内存都看到初始状态或更新后的状态，但绝不会看到任何部分-介于两者之间。

“原子性”关于中断遵循相同的原则——即确保如果发生中断，代码序列要么根本不运行，要么完全运行——但在概念上是不同的事情¹。只有两件事保证是原子的 w.r.t.中断:单个指令²，或在禁用中断的情况下执行的一系列指令。

实现这一目标的“正确”方法确实是通过 CPSID/CPSIE说明，包装在 __disable_irq() 中/ __enable_irq() 内在的。请注意，系统中有两个“阶段”的中断处理:M3 内核本身只有一个 IRQ 信号——外部 NVIC 的工作是将系统 IRQ 的所有路由/多路复用/优先级分配到这一行。当 CPU 想要进入临界区时，它所需要做的就是用 CPSID 屏蔽它自己的 IRQ 输入。 , 做它需要做的事，然后使用 CPSIE 取消屏蔽，此时来自 NVIC 的任何挂起的 IRQ 将立即被执行。

对于嵌套/重入临界区的情况，内部函数提供了一个方便的 int __disable_irq(void)返回先前状态的表单，因此您可以有条件地取消屏蔽。

对于不提供此类内在函数的其他编译器，推出您自己的函数非常简单，例如:

static inline int disable_irq(void) {
    int primask;
    asm volatile("mrs %0, PRIMASK\n"
                 "cpsid i\n" : "=r"(primask));
    return primask & 1;
}

static inline void enable_irq(int primask) {
    if (primask)
        asm volatile("cpsie i\n");
}

---

_{[1] 一个令人困惑的重叠是后一种意义通常用于在单 CPU 多任务处理中实现前者 - 如果中断关闭，则在您完成之前无法安排其他线程，因此永远不会看到部分更新的内存。}

_{[2] 除了加载/存储多重指令可能的异常(exception) - 在低延迟中断配置中，这些可以被中断，并在返回时重新启动或继续。}