matlab - 为什么 sum 语句会如此奇怪地合成？

Question

我在 FPGA 开发板上有 4 个按钮，所以我写了

function [HEX0] = Bar(KEY)
  n = uint8(sum(KEY, 'native'));
  ...

不幸的是，HDL Coder 将其转换为以下 VHDL block :

y := '0';

FOR k IN 0 TO 3 LOOP
  y := y OR KEY(k);
END LOOP;

y_0 := '0' & '0' & '0' & '0' & '0' & '0' & '0' & y;

我只是不明白。你能帮我弄清楚这是怎么回事吗？

Answer 1

要理解这一点，您必须了解具有逻辑输入和 native 选项的 matlab sum。逻辑之和是合乎逻辑的。因此 sum 可以替换为 or

sum([true,true],'native')

这正是您的 Coder 输出的内容。 for 循环实现求和 (sum(KEY, 'native'))，其中编码人员认识到它可以使用 OR 实现。

最后，填充 7 个零位完成从逻辑到 uint8 的转换。