- android - RelativeLayout 背景可绘制重叠内容
- android - 如何链接 cpufeatures lib 以获取 native android 库?
- java - OnItemClickListener 不起作用,但 OnLongItemClickListener 在自定义 ListView 中起作用
- java - Android 文件转字符串
我正在尝试将一个更大的应用程序从 x86 移植到 arm cortex a9,但是当交叉编译应用程序时,我遇到了像 modf 这样的浮点函数的奇怪段错误,其他 libc++ 函数似乎只是错误地处理 float ,但是不要不会崩溃(见下文)。
所以我尝试了这个小测试程序,它也可以触发错误。测试程序的输出(见下文)应该可以证明我的问题。
#include <iostream>
int main(int argc, char *argv[])
{
double x = 80;
double y = 0;
std::cout << x << "\t" << y << std::endl;
return 0;
}
在 arm cortex a9 上编译:
@tegra$ g++ -Wall test.cpp -o test_nativ
@tegra$ ./test_nativ
80 0
交叉编译
@x86$ arm-cortex_a9-linux-gnueabi-g++ test.cpp -o test_cc
@tegra$ ./test_cc
0 1.47895e-309
使用“-static”链接器选项交叉编译。
@x86$ arm-cortex_a9-linux-gnueabi-g++ -static test.cpp -o test_cc_static
@tegra$ ./test_cc_static
80 0
.
@x86$ arm-cortex_a9-linux-gnueabi-objdump -S test_cc
see: http://pastebin.com/3kqHHLgQ
@tegra$ objdump -S test_nativ
see: http://pastebin.com/zK35KL4X
.
回答下面的一些评论:
- 交叉编译器是为小端设置的,就像 tegra 机器上的本地编译器一样。
- 我不认为这是内存对齐问题,我在移植到 arm 时分享了这些,这些应该将 SIGBUS 发送到应用程序或记录到系统日志,请参阅/proc/cpu/alignment 的文档。
我目前的解决方法是复制交叉编译的工具链并将其与 LD_LIBRARY_PATH 一起使用……不太好,但暂时足够了。
编辑:
感谢您的回答。
与此同时,我发现 tegra 设备上的 linux 发行版是使用“-mfloat-abi=softfp”编译的,尽管文档中指出,需要使用“-mfloat-abi=hard”编译的工具链。
改变工具链带来了成功。
似乎可以在任何系统二进制文件上使用“readelf -A”来查看 hard 和 softfp 之间的区别:
如果输出包含以下行:“Tag_ABI_VFP_args: VFP registers”,则使用“-mfloat-abi=hard”进行编译。如果缺少此行,二进制文件很可能是使用“-mfloat-abi=softfp”编译的。
“Tag_ABI_HardFP_use: SP and DP”这一行并不表示编译器标志“-mfloat-abi=hard”。
最佳答案
查看程序集输出,我们可以看到两个文件存在差异。
在test_nativ
:
86ec: 4602 mov r2, r0
86ee: 460b mov r3, r1
86f0: f241 0044 movw r0, #4164 ; 0x1044
86f4: f2c0 0001 movt r0, #1
86f8: f7ff ef5c blx 85b4 <_init+0x20>
这是传递 double
在r2:r3
, 和 std::cout
在r0
.
在test_cc
:
86d8: e28f3068 add r3, pc, #104 ; 0x68
86dc: e1c320d0 ldrd r2, [r3]
86e0: e14b21f4 strd r2, [fp, #-20] ; 0xffffffec
86e4: e3010040 movw r0, #4160 ; 0x1040
86e8: e3400001 movt r0, #1
86ec: ed1b0b03 vldr d0, [fp, #-12]
86f0: ebffffa5 bl 858c <_init+0x20>
这传递了一个 double
在d0
(一个 VFP 寄存器),和 std::cout
在r0
.在这里观察 r2:r3
加载(由 ldrd
)第二个打印出来的浮点值,即 0.0.因为动态链接 ostream::operator<<(double val)
期望其参数在 r2:r3
中, 0 先打印出来。
我也可以解释第二个看起来很奇怪的 float 。这是打印第二个 float 的地方:
8708: e1a03000 mov r3, r0
870c: e1a00003 mov r0, r3
8710: ed1b0b05 vldr d0, [fp, #-20] ; 0xffffffec
8714: ebffff9c bl 858c <_init+0x20>
看到r3
设置为 r0
, cout
的地址.从上面看,r0 = 0x011040
.因此,寄存器对 r2:r3
变为 0x0001104000000000,解码为 1.478946186471156e-309 作为 double 值。
所以问题是您的桌面 GCC 库使用 VFP/NEON 指令,而设备上的动态库不使用这些指令。如果你使用 -static
,您将获得 VFP/NEON 库,然后一切又恢复正常。
我的建议是找出设备库和编译器库不同的原因,然后解决这个问题。
关于c++ - arm cortex a9 交叉编译奇怪的浮点行为,我们在Stack Overflow上找到一个类似的问题: https://stackoverflow.com/questions/12800525/
Cortex M23/33 的 TrustZone 和 Cortex A 的 TrustZone 有什么区别?我可以开始在 Cortex A 处理器上构建我的 Cortex M23 应用程序原型(pr
Cortex-M3 的初始堆栈指针值位于 0x0 且复位处理程序位于 0x4 的原因是什么?这样做的设计理由是什么? 为什么 ARM 人员不能像对待 Cortex-A 那样将 0x0 留给重置处理程序
为一家公司构建的 Cortex A5 编写的代码能否轻松移植到另一家公司构建的 Cortex A9 上? 我想编写一些在 Atmel 的 SAMA5D4 上运行的裸机 C 代码(Cortex A5),
我决定按照本指南在 XU4 上编译 Qt5.8: http://freecode.hu/sbcomp/2016/08/15/compiling-qt-5-8-on-odroid-xu4/但在第 4 步
我正在使用 Sourcery CodeBench Lite 2012.03-56 编译器和 gdb 套件 texane gdb server . 今天我想尝试使用便宜的 STM32VLDISCOVER
我想知道ARM内核(Cortex-A系列处理器)访问内存的顺序?从内核生成的虚拟地址到内存,再从内存传输指令/数据到内核。考虑核心已经为一些数据/指令生成了一个虚拟地址并且 TLB 有一个未命中,那么
据我了解,Cortex M0/M3 处理器只有一个存储空间来保存指令和数据,并且只能通过内存总线接口(interface)进行访问。因此,如果我理解正确,处理器必须在每个时钟周期读取一条新指令才能进入
Cortex-A57 优化指南指出,大多数在 128 位向量数据上运行的整数指令可以双发出(第 24 页,整数基本 F0/F1,逻辑 F0/F1,执行吞吐量 2)。 然而,根据我们的内部(综合)基准测
很难说出这里问的是什么。这个问题是含糊的、模糊的、不完整的、过于宽泛的或修辞性的,无法以目前的形式得到合理的回答。如需帮助澄清此问题以便重新打开它,visit the help center 。 已关
我正在使用 Cortex管理一些用于 React 应用程序的数据。 Cortex's API listing列出了一些只存在于数组上的方法,即 filter 和 find。 给定一个对象: var s
我有一个 KL17,我正在尝试编写一个引导加载程序以允许 OTA 更新。我无法跳转到用户应用程序,这就是我正在尝试的。 void JumpToUserApplication(uint32_t user
我正在尝试调试基于运行 FreeRTOS 的 STM32F3 uC 的应用程序。我已在应用程序的线程上下文中的随机位置手动将 PSP 设置为无效值(例如 0),希望触发 memManageFault/
我有一个关于在 cortex m3 中使用信号量的问题。我发现了一个线程“ARM cortex:mutex using bit banding”ARM cortex: mutex using bit
我已经阅读了有关 Cortex-M3(或 M0)的 ARM 文档,它说它可以用作 NVIC Controller 内的电平感应或脉冲(边沿)中断。问题是,如果这是通过软件完成的,那么如何做到这一点相当
Cortex M架构,典型就是STM32系列,比如STM32F103(Cortex M3)。 Cortex A架构,可以细分为Cortex A7,Cortex A8,Cortex A9,Cor
我正在尝试通过编写自己的启动代码和链接器脚本来学习 ARM 处理器的启动过程。我使用的芯片是LPC810,我遵循了http://midibel.com/blink0.html中的示例, 两个例子都在我
有一个比较: if( val0 > val1 ) 其中val0和val1是双变量。 Apple LLVM编译器生成的代码是 +0x184 vcmpe.f64
在 ARM documentation ,它提到 The Cortex-M4 processor supports ARMv7 unaligned accesses, and performs all
我或多或少有关于 Cortex-M 异常(IRQ 中断)的理论问题。假设我们有两个由同一外部信号触发的外部中断 PINT0 和 PINT1。两个中断(在 NVIC 寄存器 IPR0 中)设置相同的优先
我编写了(IMO)几乎最简单的 ARM 应用程序,但它不起作用:)可能出什么问题了?错过了什么? 闪存写入和 CPU 复位后,寄存器中存在垃圾。 请友善,如果你知道,请告诉我必须做什么才能运行最简单的
我是一名优秀的程序员,十分优秀!