c++ - 如何在不在 makefile 中引用它们的情况下使用 make 链接 c++ 中不同目录中的对象？

Question

我正在尝试稍微清理一下我的项目，我想将目标文件和包含文件放在一个单独的文件夹中，并能够在我的不同测试子目录中编译另一个 makefile。我想这样做，以便测试目录中的 make 文件不必知道上述目录中的对象:我整天都在努力弄清楚 make 和编译。

不确定我做错了什么，但除了这个问题之外，我会感谢任何信息来理清我对 make 和 g++ 的想法，所以在未来我知道去哪里寻找。

无论如何，关于我的项目布局，我有 2 个问题:

项目

inc/
--  header files
-obj/
--object files
-source
-make file for project that compiles objects in obj directory (makefile0)
-testing/
--test1/
---test.cc
---makefile1

问题一

所以我想将头文件包含在 test.cc 的 inc 目录中，然后只专注于编译 test.cc，就像我包含标准库头文件一样。现在我需要在 makefile1 中引用 ../../obj/中的对象并想忽略它。然后做一些简单的事情，比如

g++ -I ../../inc/ -c test.cc

这怎么可能？

问题二

在 makefile0 中，对于每个源文件，我必须将一个 $(OBJ) 或 $(INC) 附加到我在这些文件夹中的任何文件的前面，并想知道是否有清理我的 make 文件并做一些事情的方法喜欢

Spinless2DFieldIndex.o: Spinless2DFieldIndex.cc Utils.o Dispersion.h

代替

$(ODIR)/Spinless2DFieldIndex.o: Spinless2DFieldIndex.cc $(ODIR)/Utils.o $(INC)/Dispersion.h

Answer 1

以下应该有效:

项目/生成文件

objdir := obj/
vpath %.cc source
vpath %.o $(objdir)

CPPFLAGS := -Iinc -MMD -MP

.PHONY: all

all: testing/test1/test

include source/Makefile
include testing/test1/Makefile

项目/源代码/Makefile

override objects := $(objdir)obj.o

$(objects): $(objdir)%.o: %.cc
    $(CXX) $(CXXFLAGS) $(CPPFLAGS) -c $(OUTPUT_OPTION) $<

clean:: ; $(RM) $(objects) $(objects:.o=.d)

-include $(objects:.o=.d)

项目/测试/test1/Makefile

override dir := $(dir $(lastword $(MAKEFILE_LIST)))
$(dir)test: obj.o

clean:: ; $(RM) $(dir)test $(dir)test.d

-include $(dir)test.d

这应该允许一定程度的模块化，尽管 makefile 中的不对称性背叛了这样一个事实，即您拥有一个单独的 obj 目录，同时希望将测试可执行文件放在他们自己的目录也许不是组织事物的最佳方式。就我个人而言，我使用了一种更 configure 风格的 makefile，它在当前工作目录中重新创建项目树，这有助于将源代码与构建分开。