- c - 在位数组中找到第一个零
- linux - Unix 显示有关匹配两种模式之一的文件的信息
- 正则表达式替换多个文件
- linux - 隐藏来自 xtrace 的命令
我正在使用 FreeRTOS 和带有 AC6 插件的 eclipse 为 Cortex M0 开发代码。在我的任务结束时,我使用断言来确定我的任务的水印是否大于指定的任务大小。我用于断言的宏如下所示:
#define HMI_DBG_ASSERT(x) if ((x) == 0) {taskDISABLE_INTERRUPTS(); \
HAL_GPIO_WritePin(ASSERT_LED_GPIO_Port, ASSERT_LED_Pin, GPIO_PIN_SET); \
for( ;; );}
我的任务是这样的:
for(;;)
{
//some
//code
uxHighWaterMark = uxTaskGetStackHighWaterMark( NULL );
HMI_DBG_ASSERT(uxHighWaterMark >= WDG_STACK_SIZE_WATERMARK_WORD);
}
这可以完美地编译和运行!我的问题是我正在与另一个开发人员一起编写通用代码,而他使用的宏与我的几乎相同:
#define CMN_DBG_ASSERT(x) if ((x) == 0) {taskDISABLE_INTERRUPTS(); \
HAL_GPIO_WritePin(ASSERT_LED_GPIO_Port, ASSERT_LED_Pin, GPIO_PIN_SET); \
for( ;; );}
当我调用这个宏时,我的编译器返回以下错误:
selected processor does not support `cpsid i' in Thumb mode
“taskDISABLE_INTERUPTS();”宏由 FreeRTOS 定义,并调用以下汇编指令:
__asm volatile( " cpsid i " )
我觉得很奇怪,我的编译器不提示我的其他宏,但这个宏却提示。此外,我尝试在调用我的 CMN_DBG_ASSERT 的 .c 文件中使用我的 HMI_DBG_ASSERT,但我得到了同样的错误。我确保我的代码正确包含该文件,并且指定了我在 eclipse 中的包含路径。
Cortex-M wiki 说“CPSIE 和 CPSID 也不存在,因为 Cortex-M 中缺少 ARM 指令集。其他 CPS 指令仍然存在于 Cortex-M 中。”
ARM 的网站在他们的 Cortex-M0 文档中确实有 CPSIE 和 CPSID 的规范:
http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.dui0497a/BABHBAAB.html
无论如何,该宏之前已被调用并且运行良好,我的编译器现在只是提示真的很奇怪。我的一位使用 IAR Cortex-M 版本的同事尝试使用宏并且工作正常......我开始认为它是另一个奇怪的 eclipse 问题。
任何人都可以阐明我遇到的问题吗?
最佳答案
已解决。不知何故,我的带有公共(public)代码的文件夹与我项目中的其他文件夹具有不同的build设置,并且 -mcpu 标志不存在。将构建配置重置为默认值:
右键单击文件夹 -> 资源配置 -> 重置为默认值
关于Cortex M0 不支持 CPSID i 汇编指令,我们在Stack Overflow上找到一个类似的问题: https://stackoverflow.com/questions/38923128/
Cortex M23/33 的 TrustZone 和 Cortex A 的 TrustZone 有什么区别?我可以开始在 Cortex A 处理器上构建我的 Cortex M23 应用程序原型(pr
Cortex-M3 的初始堆栈指针值位于 0x0 且复位处理程序位于 0x4 的原因是什么?这样做的设计理由是什么? 为什么 ARM 人员不能像对待 Cortex-A 那样将 0x0 留给重置处理程序
为一家公司构建的 Cortex A5 编写的代码能否轻松移植到另一家公司构建的 Cortex A9 上? 我想编写一些在 Atmel 的 SAMA5D4 上运行的裸机 C 代码(Cortex A5),
我决定按照本指南在 XU4 上编译 Qt5.8: http://freecode.hu/sbcomp/2016/08/15/compiling-qt-5-8-on-odroid-xu4/但在第 4 步
我正在使用 Sourcery CodeBench Lite 2012.03-56 编译器和 gdb 套件 texane gdb server . 今天我想尝试使用便宜的 STM32VLDISCOVER
我想知道ARM内核(Cortex-A系列处理器)访问内存的顺序?从内核生成的虚拟地址到内存,再从内存传输指令/数据到内核。考虑核心已经为一些数据/指令生成了一个虚拟地址并且 TLB 有一个未命中,那么
据我了解,Cortex M0/M3 处理器只有一个存储空间来保存指令和数据,并且只能通过内存总线接口(interface)进行访问。因此,如果我理解正确,处理器必须在每个时钟周期读取一条新指令才能进入
Cortex-A57 优化指南指出,大多数在 128 位向量数据上运行的整数指令可以双发出(第 24 页,整数基本 F0/F1,逻辑 F0/F1,执行吞吐量 2)。 然而,根据我们的内部(综合)基准测
很难说出这里问的是什么。这个问题是含糊的、模糊的、不完整的、过于宽泛的或修辞性的,无法以目前的形式得到合理的回答。如需帮助澄清此问题以便重新打开它,visit the help center 。 已关
我正在使用 Cortex管理一些用于 React 应用程序的数据。 Cortex's API listing列出了一些只存在于数组上的方法,即 filter 和 find。 给定一个对象: var s
我有一个 KL17,我正在尝试编写一个引导加载程序以允许 OTA 更新。我无法跳转到用户应用程序,这就是我正在尝试的。 void JumpToUserApplication(uint32_t user
我正在尝试调试基于运行 FreeRTOS 的 STM32F3 uC 的应用程序。我已在应用程序的线程上下文中的随机位置手动将 PSP 设置为无效值(例如 0),希望触发 memManageFault/
我有一个关于在 cortex m3 中使用信号量的问题。我发现了一个线程“ARM cortex:mutex using bit banding”ARM cortex: mutex using bit
我已经阅读了有关 Cortex-M3(或 M0)的 ARM 文档,它说它可以用作 NVIC Controller 内的电平感应或脉冲(边沿)中断。问题是,如果这是通过软件完成的,那么如何做到这一点相当
Cortex M架构,典型就是STM32系列,比如STM32F103(Cortex M3)。 Cortex A架构,可以细分为Cortex A7,Cortex A8,Cortex A9,Cor
我正在尝试通过编写自己的启动代码和链接器脚本来学习 ARM 处理器的启动过程。我使用的芯片是LPC810,我遵循了http://midibel.com/blink0.html中的示例, 两个例子都在我
有一个比较: if( val0 > val1 ) 其中val0和val1是双变量。 Apple LLVM编译器生成的代码是 +0x184 vcmpe.f64
在 ARM documentation ,它提到 The Cortex-M4 processor supports ARMv7 unaligned accesses, and performs all
我或多或少有关于 Cortex-M 异常(IRQ 中断)的理论问题。假设我们有两个由同一外部信号触发的外部中断 PINT0 和 PINT1。两个中断(在 NVIC 寄存器 IPR0 中)设置相同的优先
我编写了(IMO)几乎最简单的 ARM 应用程序,但它不起作用:)可能出什么问题了?错过了什么? 闪存写入和 CPU 复位后,寄存器中存在垃圾。 请友善,如果你知道,请告诉我必须做什么才能运行最简单的
我是一名优秀的程序员,十分优秀!