- c - 在位数组中找到第一个零
- linux - Unix 显示有关匹配两种模式之一的文件的信息
- 正则表达式替换多个文件
- linux - 隐藏来自 xtrace 的命令
不确定这是不是该问的地方,但我真的需要帮助。
我正在尝试在 Galaxy Nexus i9250 Android v4.3 CPU ARMv7 上收集一些数据。我正在尝试使用 ARM Streamline,但它提供了以下错误:
已检测到 ARM 处理器 PMU 事件计数器,但事件计数器的读数为零。事件计数器包括在核心名称下的计数器配置选项对话框中列出的那些计数器,但不包括循环计数器 (Clock:Cycles),因为它由专用计数器控制。 PMU 配置位 DBGEN 可能未启用,随后的计数器值将始终读取为零。要补救,请更新您的固件或 Linux 内核以启用 DBGEN。
经过一番搜索,我发现了类似的问题:https://community.freescale.com/thread/302685
建议对 SDER 安全调试启用寄存器、安全扩展进行一些修改。
我不知道该怎么做,所以我在内核源代码中找到了一个文件 perf_event,但不确定从哪里开始。
我在这里找到了http://infocenter.arm.com/help/topic/com.arm.doc.dai0195b/DAI0195B_arm11_performance_monitor_unit.pdf对于我应该使用的 ARM11
enter code here
// MRC p15, 0, <Rd>, CRn, CRm, opCode_2 ; base
MRC p15, 0, <Rd>, c15, c12, 0 ; Read Performance Monitor Control Register
MCR p15, 0, <Rd>, c15, c12, 0 ; Write Performance Monitor Control Register
这是在 perf_event_v6.c 内核文件夹中,如下所示:
static inline unsigned long
armv6_pmcr_read(void)
{
u32 val;
asm volatile("mrc p15, 0, %0, c15, c12, 0" : "=r"(val));
return val;
}
因为我使用的是 arm7 版本所以我应该修改 perf_event_v7.c我猜我应该使用 c9 而不是 c15,因为这是那里使用的选项,并在 EX 的 Cortex 引用手册中提到:
c9 寄存器当 CRn 为 c9 时,您可以访问的 CP15 系统控制寄存器如表 4-10 所示。表 4-10 c9 寄存器汇总Op1 CRm Op2 名称 类型 复位说明0 c12 0 PMCR RW 0x41093000 性能监视器控制寄存器 1 PMCNTENSET RW 0x00000000 计数使能设置寄存器 2 PMCNTENCLR RW 0x00000000 计数使能清除寄存器 3 PMOVSR RW - 溢出标志状态寄存器 4 PMSWINC WO - 软件增量寄存器 5 PMSELR RW 0x00000000 事件计数器选择寄存器
所以应该是: MRC p15, 0, , c9, c12, 0 ;读取性能监视器控制寄存器
MCR p15, 0, <Rd>, c9, c12, 0 ; Write Performance Monitor Control Register
和 MRC p15, 0, , c9, c12, 5 ;读取 PMSELR 寄存器
MCR p15, 0, <Rd>, c9, c12, 5 ; Write PMSELR Register
并选择事件:
EXPORT pmn_config
; Sets the event for a programmable counter to record
; void pmn_config(unsigned counter, uint32_t event)
; counter (in r0) = Which counter to program (e.g. 0 for PMN0, 1 for PMN1)
; event (in r1) = The event code (from appropriate TRM or ARM Architecture Reference Manual)
pmn_config PROC
AND r0, r0, #0x1F ; Mask to leave only bits 4:0
MCR p15, 0, r0, c9, c12, 5 ; Write PMSELR Register
ISB ; Synchronize context
MCR p15, 0, r1, c9, c13, 1 ; Write PMXEVTYPER Register
BX lr
ENDP
我应该遵循的步骤如下:应遵循以下程序:
Disable performance counters
Set what each event counter will count
Set cycle counter tick rate
Reset performance counters
Enable performance counters
Call function to profile
Disable performance counters
Read out performance counters
Check that performance counters did not overflow
但我还是不知道该怎么做。
有什么帮助吗?
最佳答案
此链接可能对您有所帮助 -> https://code.google.com/p/mycodespot/wiki/DirectPMUCodeGCC
此链接包含 PMU header 和汇编代码以及如何使用代码和编译的应用示例。
关于android - 在 Cortex-A9 PMU 计数器上取零,我们在Stack Overflow上找到一个类似的问题: https://stackoverflow.com/questions/22567859/
Cortex M23/33 的 TrustZone 和 Cortex A 的 TrustZone 有什么区别?我可以开始在 Cortex A 处理器上构建我的 Cortex M23 应用程序原型(pr
Cortex-M3 的初始堆栈指针值位于 0x0 且复位处理程序位于 0x4 的原因是什么?这样做的设计理由是什么? 为什么 ARM 人员不能像对待 Cortex-A 那样将 0x0 留给重置处理程序
为一家公司构建的 Cortex A5 编写的代码能否轻松移植到另一家公司构建的 Cortex A9 上? 我想编写一些在 Atmel 的 SAMA5D4 上运行的裸机 C 代码(Cortex A5),
我决定按照本指南在 XU4 上编译 Qt5.8: http://freecode.hu/sbcomp/2016/08/15/compiling-qt-5-8-on-odroid-xu4/但在第 4 步
我正在使用 Sourcery CodeBench Lite 2012.03-56 编译器和 gdb 套件 texane gdb server . 今天我想尝试使用便宜的 STM32VLDISCOVER
我想知道ARM内核(Cortex-A系列处理器)访问内存的顺序?从内核生成的虚拟地址到内存,再从内存传输指令/数据到内核。考虑核心已经为一些数据/指令生成了一个虚拟地址并且 TLB 有一个未命中,那么
据我了解,Cortex M0/M3 处理器只有一个存储空间来保存指令和数据,并且只能通过内存总线接口(interface)进行访问。因此,如果我理解正确,处理器必须在每个时钟周期读取一条新指令才能进入
Cortex-A57 优化指南指出,大多数在 128 位向量数据上运行的整数指令可以双发出(第 24 页,整数基本 F0/F1,逻辑 F0/F1,执行吞吐量 2)。 然而,根据我们的内部(综合)基准测
很难说出这里问的是什么。这个问题是含糊的、模糊的、不完整的、过于宽泛的或修辞性的,无法以目前的形式得到合理的回答。如需帮助澄清此问题以便重新打开它,visit the help center 。 已关
我正在使用 Cortex管理一些用于 React 应用程序的数据。 Cortex's API listing列出了一些只存在于数组上的方法,即 filter 和 find。 给定一个对象: var s
我有一个 KL17,我正在尝试编写一个引导加载程序以允许 OTA 更新。我无法跳转到用户应用程序,这就是我正在尝试的。 void JumpToUserApplication(uint32_t user
我正在尝试调试基于运行 FreeRTOS 的 STM32F3 uC 的应用程序。我已在应用程序的线程上下文中的随机位置手动将 PSP 设置为无效值(例如 0),希望触发 memManageFault/
我有一个关于在 cortex m3 中使用信号量的问题。我发现了一个线程“ARM cortex:mutex using bit banding”ARM cortex: mutex using bit
我已经阅读了有关 Cortex-M3(或 M0)的 ARM 文档,它说它可以用作 NVIC Controller 内的电平感应或脉冲(边沿)中断。问题是,如果这是通过软件完成的,那么如何做到这一点相当
Cortex M架构,典型就是STM32系列,比如STM32F103(Cortex M3)。 Cortex A架构,可以细分为Cortex A7,Cortex A8,Cortex A9,Cor
我正在尝试通过编写自己的启动代码和链接器脚本来学习 ARM 处理器的启动过程。我使用的芯片是LPC810,我遵循了http://midibel.com/blink0.html中的示例, 两个例子都在我
有一个比较: if( val0 > val1 ) 其中val0和val1是双变量。 Apple LLVM编译器生成的代码是 +0x184 vcmpe.f64
在 ARM documentation ,它提到 The Cortex-M4 processor supports ARMv7 unaligned accesses, and performs all
我或多或少有关于 Cortex-M 异常(IRQ 中断)的理论问题。假设我们有两个由同一外部信号触发的外部中断 PINT0 和 PINT1。两个中断(在 NVIC 寄存器 IPR0 中)设置相同的优先
我编写了(IMO)几乎最简单的 ARM 应用程序,但它不起作用:)可能出什么问题了?错过了什么? 闪存写入和 CPU 复位后,寄存器中存在垃圾。 请友善,如果你知道,请告诉我必须做什么才能运行最简单的
我是一名优秀的程序员,十分优秀!