- c - 在位数组中找到第一个零
- linux - Unix 显示有关匹配两种模式之一的文件的信息
- 正则表达式替换多个文件
- linux - 隐藏来自 xtrace 的命令
如果我将 64MB 的 2MB 大页面挂载到/mnt/huge2mb,这些页面使用了哪些 TLB 条目?我在我的 C 程序中 mmap()
编辑了它们。
cpuid
的输出:
cache and TLB information (2):
0x63: data TLB: 1G pages, 4-way, 4 entries
0x03: data TLB: 4K pages, 4-way, 64 entries
0x76: instruction TLB: 2M/4M pages, fully, 8 entries
0xff: cache data is in CPUID 4
0xb6: instruction TLB: 4K, 8-way, 128 entries
0xf0: 64 byte prefetching
0xc3: L2 TLB: 4K/2M pages, 6-way, 1536 entries
我相信那些挂载的 2MB 大页面属于数据,所以他们使用数据 TLB 条目。
但是,数据 TLB 条目适用于 1G 和 4K 页面。
那么,那些 2MB 大页面使用了哪些 TLB 条目? L2 TLB条目?如果是,什么是 L2 TLB?它既用于数据又用于指令吗?如果是,那么 4K 数据页存在重叠——数据 TLB 和 L2 TLB。那么 4K 页面额外的 64 个条目的目的是什么?
谢谢!
最佳答案
首先,我不一定会假设来自 CPUID 的数据本身是正确的(多年来存在各种勘误表),如果来自 CPUID 的数据是正确的,我也不一定会假设 Linux 中的代码正确解释它(多年来,确定缓存特征已变得一团糟)。
不知道 CPU 是什么(也无法检查 CPUID 和 Linux 是否正确报告了信息);根据显示的信息,我很想怀疑 0xc3: L2 TLB: 4K/2M pages, 6-way, 1536 entries
用于指令和数据,并将用于您的 2 MiB页面,但是当使用这 2 MiB 页面时,CPU 也会将 2 MiB TLB 条目分成几 block 并使用 0x03: data TLB: 4K pages, 4-way, 64 entries
for (4 KiB pieces of) 2 MiB 页面。
关于c - TLB、CPUID 和 Hugepages?,我们在Stack Overflow上找到一个类似的问题: https://stackoverflow.com/questions/56430157/
我有一个 C# dll 并使用 regasm 生成了一个 tlb。我已经为使用此 tlb 的用户提供了一个实用程序电子表格。每次发布我们的应用程序的新版本时,tlb 都会取消注册和注册(使用 rega
我编写了一个简单的 C++ 程序,使用 for 循环打印从 1 到 100 的数字。我想找出特定程序在运行时发生的 TLB 命中数和未命中数。有没有可能得到这些数据? 我正在使用 Ubuntu。我用过
谁能解释一下“Register for COM Interop”与 “regasm.exe xxxx.dll/tlb:xxxx.tlb” 之间的区别。 根据我的理解,“Register for COM
有人可以解释一下 TLB(翻译后备缓冲区)未命中和缓存未命中之间的区别吗? 我相信我发现 TLB 指的是某种虚拟内存地址,但我并不太清楚这实际上意味着什么? 我理解当一块内存(缓存线的大小)加载到(L
TLB 层次结构是否包含在现代 x86 CPU 上(例如 Skylake,或者其他 Lake)? 例如,prefetchtn将数据带到一级缓存n + 1以及DTLB中相应的TLB条目。它也会包含在 S
所以我正在研究这个执行一些页表操作的内核模块,我注意到刷新 TLB 条目很慢。你问多慢?每次调用 invlpg 的时间超过 100 ns!即 280 个周期或更多。我愿意接受这一点......但是对于
我听说 TLB 是由 MMU 维护的,而不是 CPU 缓存。 那么CPU上是否存在一个TLB并在所有处理器之间共享,或者每个处理器都有自己的TLB缓存? 谁能解释一下MMU和L1、L2 Cache之间
我正在开发一个通过 COM 互操作公开一些 .NET API 的产品。作为构建的一部分,我们为所有此类程序集生成 *.tlb 文件,并将它们作为单独 SDK 包的一部分提供。我们的客户可以在我们的产品
假设我们有意破坏 DTLB,并希望在(很可能)与地址不相交的内存区域上使用 clflush 继续刷新 L1-3 的特定缓存行由 TLB 条目指向;这实际上会将我们正在刷新的缓存行的页面基地址带回 TL
我在 VxWorks 中遇到 TLB(加载字或指令获取)异常。当我进一步分析时,我了解到所引用的内存地址并未指向有效的内存位置。 据我了解,此问题可能是由于某些内存损坏(可能是内存覆盖)而发生的。但是
我对操作系统中的内存管理有疑问。我知道缓存是用于加速内存访问的临时存储位置,而 TLB 用于加速从虚拟地址到物理地址的转换。 现在如果生成一个虚拟内存地址,第一步是什么? 如果第一步是引用 TLB 并
我有一个 32 位 DLL,旨在通过 com 模型和关联的 tlb 文件进行访问。 DLL 似乎是 x86。 有什么方法可以从 x64 程序访问这种 DLL 吗? tlb 文件是否与 x86/x64
我有一个 .tlb 文件,它通过 COM 公开了 C# DLL 的函数。我希望在运行时加载此 .tlb 并在我的 native 项目中使用这些函数。 虽然我可以使用 LoadTypeLib 函数加载库
页表将每个虚拟页面与其关联的物理框架相关联。TLB 的作用相同,只是它只包含页表的一个子集。 如果页表做同样的事情并且有更多的数据,TLB的目的是什么? 最佳答案 速度。 TLB 是保存(可能)最近使
内存屏障保证数据缓存是一致的。但是,它是否保证 TLB 是一致的? 我看到一个问题,即在线程之间传递 MappedByteBuffer 时,JVM(java 7 update 1)有时会因内存错误(S
我遇到了以下问题,我不确定如何解决它: Consider a virtual memory system with the following properties: · 35-bit virtual
我有一个非常简单的问题,QEMU 是否模拟 TLB?当 guest linux 系统执行“invlpg”指令时会发生什么,因为它是为了使 TLB 条目无效。我知道 QEMU 有 softmmu lin
我正在努力解决这个问题(好吧,在考试前一个晚上塞满了:)但我无法弄清楚(也无法在网上找到一个很好的高级概述): '页表条目可以映射到多个 TLB 条目。例如,如果每个页表条目都映射到两个 TLB 条目
假设页面大小为 1KB,如何计算类似以下代码片段的代码中的 TLB 未命中数: int i; int p[1024]; for (i=0; i<1024; i++) p[i]=0; 除了知道#
我目前的工作需要在 Intel Core 系列的 CPU 上生成指定数量的 TLB 未命中,但进展并不顺利。我尝试了很多方法,但所有方法的 TLB 命中率都非常高。有谁知道一些关于 x86 TLB 如
我是一名优秀的程序员,十分优秀!