- r - 以节省内存的方式增长 data.frame
- ruby-on-rails - ruby/ruby on rails 内存泄漏检测
- android - 无法解析导入android.support.v7.app
- UNIX 域套接字与共享内存(映射文件)
我在 Ubuntu 14.04 x64 上运行 Vivado HLS 2014.4 (x64)。
在 Vivado HLS 2012 中一切正常。
在 Vivado HLS 2014.4 GUI 和 Synthesis 中可以工作,但测试平台的编译没有。
我收到了数千个这样的错误:
Building file: /home/nic30/vivado/tb_axis_test.cpp
Invoking: GCC C++ Compiler
g++ -DAESL_TB -D__llvm__ -D__kernel -D__global -Dglobal -Dlocal -D__local -Dconstant -D__constant -Dprivate -D__private -D__private -I/opt/Xilinx/Vivado_HLS/2014.4/include/ap_sysc -I/opt/Xilinx/Vivado_HLS/2014.4/lnx64/tools/systemc/include -I/home/nic30/vivado -I/opt/Xilinx/Vivado_HLS/2014.4/include -I/opt/Xilinx/Vivado_HLS/2014.4/lnx64/tools/auto_cc/include -I/opt/Xilinx/Vivado_HLS/2014.4/include/etc -O0 -g3 -Wall -c -fmessage-length=0 -MMD -MP -MF"testbench/tb_axis_test.d" -MT"testbench/tb_axis_test.d" -o "testbench/tb_axis_test.o" "/home/nic30/vivado/tb_axis_test.cpp"
In file included from /opt/Xilinx/Vivado_HLS/2014.4/lnx64/tools/gcc/bin/../lib/gcc/x86_64-unknown-linux-gnu/4.6.3/../../../../include/c++/4.6.3/bits/stl_iterator.h:65:0,
from /opt/Xilinx/Vivado_HLS/2014.4/lnx64/tools/gcc/bin/../lib/gcc/x86_64-unknown-linux-gnu/4.6.3/../../../../include/c++/4.6.3/iterator:63,
from /home/nic30/vivado/tb_axis_test.cpp:4:
/opt/Xilinx/Vivado_HLS/2014.4/lnx64/tools/gcc/bin/../lib/gcc/x86_64-unknown-linux-gnu/4.6.3/../../../../include/c++/4.6.3/ext/type_traits.h:66:5: error: expected unqualified-id before numeric constant
/opt/Xilinx/Vivado_HLS/2014.4/lnx64/tools/gcc/bin/../lib/gcc/x86_64-unknown-linux-gnu/4.6.3/../../../../include/c++/4.6.3/ext/type_traits.h:70:24: error: ‘__if_type’ has not been declared
/opt/Xilinx/Vivado_HLS/2014.4/lnx64/tools/gcc/bin/../lib/gcc/x86_64-unknown-linux-gnu/4.6.3/../../../../include/c++/4.6.3/ext/type_traits.h:109:5: error: expected unqualified-id before numeric constant
/opt/Xilinx/Vivado_HLS/2014.4/lnx64/tools/gcc/bin/../lib/gcc/x86_64-unknown-linux-gnu/4.6.3/../../../../include/c++/4.6.3/ext/type_traits.h:113:24: error: ‘__if_type’ has not been declared
最佳答案
Here在 Linux 支持 (第 20 页) 部分中清楚地写道:
操作系统
Xilinx 仅在 x86 和 x86-64 处理器上支持以下操作系统
架构:
Microsoft Windows 支持
关于c++ - Vivado_hls 2014.4 Ubuntu 14.04 x64 vivado 包含错误,我们在Stack Overflow上找到一个类似的问题: https://stackoverflow.com/questions/29365464/
我想知道如何直接从命令行启动“Xilinx SDK Eclipse GUI”(XSDK)? 目前,我通过首先启动“vivado”来启动 XSDK,然后转到“文件 -> 启动 SDK”菜单。但是,总是先
通过Stack Overflow中的整体搜索。我得到一个提示:对于使用 memcpy 的二进制数据 for (int i=0; i > 0) ^ (lfsr >> 2) ^ (lfsr >> 3) ^
就 Vivado 而言,如何验证一般矩阵乘法场景的设计。如果没有目标 FPGA 板,那么如何比较 vivado 与其他软件(例如 Matlab)的计算速度。我如何确定 C 实现比 Matlab 实现运
使用 Vivado 2015.1,我尝试使用分层名称来访问我设计的顶层模块上的对象。模拟运行良好,但我收到以下综合错误: [Synth 8-660] unable to resolve 'top' [
在实现cordic 算法时,我的非阻塞赋值立即分配变量,而不是在一个时钟周期后。我不知道为什么。我的代码或 Vivado 设计套件有问题吗? 在我的代码中,我需要分配 z[0]与 z[0] >>i;
我编写了 C++ 程序来对两个数字求和。在模拟过程中,我得到了正确的结果,但在 synthesis.Solution1/.autopilot/db/Adder.pragma.1.cpp:1 中,出现错
不,对我来说它不起作用。它在综合过程中显示错误:顶部函数 Adder 没有输出。可能的原因有: 输出参数按值传递 从未写入预期输出(参数或全局变量) 头文件 #ifndef ADDERS_H_ #de
在模拟过程中,我收到此错误代码:“csim_design”失败:非零返回值&&“端口没有 Fanin 或 fanout,并且悬空。请检查我的代码,TOP FUNCTION名称:Trail_NTB,如果
只是想问一下,在 AXI 总线事务方面,安全事务和非安全事务有什么区别? 任一事务的性能影响是什么? 最佳答案 可信交易是 ARM 的 TrustZone 政策的一部分。它需要一个额外的引脚来指示安全
因此,我试图在Vivado中为ZYBO FPGA板设计一个“自动售货机”时序电路。但是,每次我尝试超过实现阶段时,都会遇到很多错误,主要是 [Place 30-58] IO placement is
作为我描述的一部分,在一个包装器组件中,我生成了 N 个 rom 组件。这些 rom 是从包含 rom 图像的文本文件中初始化的。我将希望用来初始化每个组件的文件的名称作为通用参数传递。 描述的充分摘
我正在使用 xlininx 的 vivado xls 创建一个 top 函数。在我的项目中有 5 个文件: P434.c util.c sidh.c fpx.c crypt.c 当我运行 C Synt
我对 Vivado 和 VHDL 还是很陌生,我想就一个基本问题提供一些指导。 我猜我可以创建自己的库并在我的项目中使用它们,就像我使用默认库和基本库一样 例如: library IEEE; use
我有一个问题想问那些熟悉 Xilinx Zynq 和相关设计工具的人...... 是否可以为 Zynq 7010 (Zybo dev board) 编译和运行 C 代码,不使用 Xilinx 工具链
我正在尝试使用 vivado 设计 AXI_master 外设。我使用了vivado菜单中的axi外设生成器并修改了生成的vhdl代码。 在 vhdl 代码中,有一个函数 clogb2 使用以下代码声
我正在迁移到使用 Vivado 并希望将中断生成添加到我的自定义 AXI perph。在 ISE 中,我之前通过使用 AR 记录 (http://www.xilinx.com/support/answ
在 Vivado 中对 VHDL 进行语法检查而无需运行完整综合的最简单方法是什么? 有时我会同时编写许多相互关联的模块,并且希望快速找到命名错误、缺少分号、端口遗漏等。我读到的建议是运行综合,但这需
我正在 Vivado 中构 build 计,想知道是否可以在我的 HDL 中使用框图时钟频率。 我想将框图知道的 FREQ_HZ 作为 DRC 的一部分传播,并将其输入到我的自定义 IP block
我正在使用赛灵思的 vivado 进行 verilog 编程。 我想知道为什么对于某些输出我们使用 reg 例如 reg [3:0] encoder_output我们使用它是因为我们的 16 到 4
我需要有人检查我的代码并给我一个健全性检查。这是用 VHDL 编写的。 Vivado 不断提示错误: [Synth 8-493] no such design unit 'onesevenseg' 但
我是一名优秀的程序员,十分优秀!