c++ - 在 int 和 double 之间转换有多贵？

Question

我经常看到将整数转换为 double 整数再转换为 double 整数的代码(有时是有充分理由的，有时不是)，我突然想到这似乎是我程序中的“隐藏”成本。我们假设转换方法是截断。

那么，它到底有多贵？我确信它会因硬件而异，所以让我们假设一个新的英特尔处理器(Haswell，如果你愿意，尽管我会接受任何东西)。我会感兴趣的一些指标(尽管一个好的答案不需要全部):

1. 生成的指令数
2. 使用的周期数
3. 与基本算术运算相比的相对成本

我还假设，考虑到我们每秒可以执行的计算量相对于数据量的差异，我们最能感受到转换速度慢的影响的方式是功耗而不是执行速度实际上可以每秒到达CPU。

Answer 1

这是我自己可以挖掘的，对于 x86-64 使用 SSE2 进行 FP 数学(而不是旧版 x87，其中更改 C++ 截断语义的舍入模式很昂贵):

1. 当我take a look at the generated assembly从 clang 和 gcc 来看，它看起来像是将 int 转换为 double，它归结为一条指令:cvttsd2si。

   从 double 到 int 是 cvtsi2sd。 (cvtsi2sdl cvtsi2sd 的 AT&T 语法，具有 32 位操作数大小。)

   通过自动矢量化，我们得到 cvtdq2pd。

   所以我想问题变成了:那些的成本是多少？

2. 这些指令的每条指令的成本大约与一个 FP addsd 加上一个 movq xmm, r64 (fp <- integer) 或 movq r64, xmm(整数 <- fp)，因为它们在主流(Sandybridge/Haswell/Sklake)英特尔 CPU 上解码为 2 个微指令，这些微指令在相同的端口上。

   Intel® 64 and IA-32 Architectures Optimization Reference Manual表示 cvttsd2si 指令的成本是 5 延迟(参见附录 C-16)。 cvtsi2sd 的延迟取决于您的架构，从 Silvermont 的 1 到其他几种架构的 7-16 不等。

   Agner Fog's instruction tables有更准确/合理的数字，例如 Silvermont 上 cvtsi2sd 的 5 周期延迟(每 2 个时钟吞吐量 1 个)，或 Haswell 上的 4c 延迟，每个时钟吞吐量一个(如果您避免依赖目标寄存器与旧的上半部分合并，就像 gcc 通常与 pxor xmm0,xm​​m0 一样)。

   SIMD packed-float to packed-int 很棒；单片机。但是转换为 double 需要随机播放来更改元素大小。 SIMD float/double<->int64_t 直到 AVX512 才存在，但可以在有限范围内手动完成。

   英特尔的手册将延迟定义为:“执行内核完成执行构成指令的所有微操作所需的时钟周期数。”但更有用的定义是从输入就绪到输出就绪的时钟数。如果有足够的并行性让乱序执行完成其工作，吞吐量比延迟更重要:What considerations go into predicting latency for operations on modern superscalar processors and how can I calculate them by hand? .

3. 同样的英特尔手册说，一个整数 add 指令的延迟时间为 1，而整数 imul 的延迟时间为 3(附录 C-27)。 FP addsd 和 mulsd 在 Skylake 上以每时钟 2 个吞吐量运行，具有 4 个周期延迟。 SIMD 版本和 FMA 版本相同，具有 128 位或 256 位 vector 。

   在 Haswell 上，addsd/addpd 每时钟吞吐量只有 1 个，但由于专用的 FP-add 单元，延迟为 3 个周期。

所以，答案归结为:

1) 它经过硬件优化，编译器利用硬件机制。

2) 就一个方向的周期数而言，它的成本仅比乘法多一点，而另一个方向的数量变化很大(取决于您的架构)。它的成本既不是免费的，也不是荒谬的，但考虑到编写代码的容易程度并以一种不明显的方式产生成本，它可能值得更多关注。