- Java锁的逻辑(结合对象头和ObjectMonitor)
- 还在用饼状图?来瞧瞧这些炫酷的百分比可视化新图形(附代码实现)⛵
- 自动注册实体类到EntityFrameworkCore上下文,并适配ABP及ABPVNext
- 基于Sklearn机器学习代码实战
程序是指令和数组的组合体,如:print("你好世界"),其中print是指令,你好世界是数据.
CPU能直接识别和执行的只有机器语言,使用C,java这种高级语言编写的程序需要编译转换后才可以运行.
CPU即中央处理器,相当于计算机的大脑,内部由许多晶体管构成,负责解释和运行最终转换成的机器语言程序.
程序启动后,根据时钟信号,控制器会从内存中读取指令和数据,通过对这些指令加以解释和运行,运算器会对数据进行运算,控制器根据计算结果来控制计算机(控制:除了数据运算之外的处理,比如内存和磁盘等输入输出设备,显示器,打印机等的输出) 。
CPU 的运算速度远高于内存的读写速度,为了避免被拖慢,CPU 都自带一级缓存和二级缓存 ,但是数据在缓存中地址并不固定,cpu每次读写缓存都需要寻址,为了减少寻址的开销, 最频繁读写的数据(比如循环变量),都会放在寄存器里面,CPU 优先读写寄存器,再由寄存器跟内存交换数据 。
mov eax, dword ptr [ebp-8] #将数值从内存赋值到eax寄存器
add eax, dword ptr [ebp-0ch] #eax的数值和内存的数值相加
mov eax, dword ptr [ebp-4],eax #把eax的数值(上一步计算的结果)存储到内存中
使用高级语言编写的程序在编译后转化为机器语言,机器语言基本上和汇编一一对应.
上面代码中 eax , ebp 都是寄存器的名称, 。
种类 | 功能 |
---|---|
累加寄存器 | 存储执行运算的数据和运算后的数据 |
标志寄存器 | 存储运算处理后cpu的状态 |
程序计数器 | 存储下一条指令所在的内存地址 |
基址寄存器 | 存储数据内存的起始地址 |
变址寄存器 | 存储基址寄存器的相对位置 |
通用寄存器 | 存储任意数据 |
指令寄存器 | 存储指令,cpu内部使用,程序员无法修改 |
栈寄存器 | 存储栈区域的起始地址 |
其中程序计数器,累加寄存器,标志寄存器,指令寄存器和栈寄存器只有一个,其他的寄存器一般存在多个.
对于程序员来说只需要理解寄存器的作用,cpu是一组寄存器的组合 。
程序启动后,操作系统会将硬盘中保存的程序复制到内存中,命令和数据通常被存储到多个地址上,操作系统在复制程序到内存的时候,会将程序计数器设定为起始位置,CPU每执行一个指令,程序计数器就会自动加上1,因此 CPU会依据程序计数器的数值从内存读取命令并执行 .
条件分支和循环中使用 跳转指令 ,需要参照当前执行的运算结果来判断是否跳转,其中标志寄存器会保存当前计算的结果,条件分支在跳转指令钱会进行比较运算,至于是否执行跳转指令,则由cpu参考标志计算器的内容后进行判断.
调用函数的本质是 将程序计数器设置为函数的存储地址 。不过这和条件循环分支不同,因为丹村的跳转指令没办法实现函数的调用,函数调用结束后需要回到原本的调用点.
机器语言使用 call , return 指令解决这个问题,调用函数使用call指令,call指令会将要执行的指令地址存储到栈内存中.
函数处理完毕后,再通过函数的出口执行return指令,return指令会将栈中地址设定到程序计数中.
最后此篇关于《程序是怎样跑起来的》读书笔记1——对程序员来说CPU是什么的文章就讲到这里了,如果你想了解更多关于《程序是怎样跑起来的》读书笔记1——对程序员来说CPU是什么的内容请搜索CFSDN的文章或继续浏览相关文章,希望大家以后支持我的博客! 。
我想知道在谈到 CPU 使用率和 CPU 利用率时,术语是否存在科学差异。我觉得这两个词都被用作同义词。它们都描述了 CPU 时间和 CPU 容量之间的关系。 Wikipedia称之为 CPU 使用率
我研究了一些关于处理器和 Tomasulo 算法的指令重新排序的内容。 为了更深入地了解这个主题,我想知道是否有任何方法可以(获取跟踪)查看为给定程序完成的实际动态重新排序? 我想给出一个输入程序并查
我有一台配备 2 个 Intel Xeon CPU E5-2620 (Sandy Bridge) 和 10Gbps 82599 NIC(2 个端口)的服务器,用于高性能计算。从 PCI 关联性中,我看
您能详细解释一下“用户 CPU 时间”和“系统 CPU 时间”吗?我读了很多,但我不太理解。 最佳答案 区别在于时间花在用户空间还是内核空间。用户 CPU 时间是处理器运行程序代码(或库中的代码)所花
我想知道如何识别 CPU 是否与 ARM v5 指令集兼容。 假设 ARM v7 指令与 ARM v5 兼容是否正确? 最佳答案 您可以阅读 CPUID base register获得PARTNO。然
我目前在具有多个六核 CPU 的服务器上使用 C 多线程。我想将我的一些线程的亲和性设置为单个 CPU 的各个核心。我使用过 pthread_setaffinity_np() 和 sched_seta
1) 独占时间是在方法中花费的时间2) 包含时间是在方法中花费的时间加上在任何被调用函数中花费的时间3)我们称调用方法为“ parent ”,称方法为“子”。引用链接:Click here 这里的问题
关闭。这个问题需要多问focused 。目前不接受答案。 想要改进此问题吗?更新问题,使其仅关注一个问题 editing this post . 已关闭 5 年前。 Improve this ques
好的,所以编译器可以出于性能原因自由地重新排序代码片段。让我们假设一些代码片段,在没有应用优化的情况下直接翻译成机器代码,看起来像这样: machine_instruction_1 machine_i
我在 zabbix 中有以下默认图表,但我不知道如何解释这些值。谁能解释一下? 最佳答案 操作系统是一件非常忙碌的事情,尤其是当你让它做某事时(即使你没有做)。当我们看到一个活跃的企业环境时,总会发生
换句话说,L1、L2、L3 等缓存是否总是反射(reflect) CPU的字节序 ? 或者总是将数据存储在某些 的缓存中更有意义吗?特定字节序 ? 有没有总体设计决策 ? 最佳答案 大多数现代缓存不会
我想知道当前的 cpus 是否避免在其中至少一个为零时将两个数字相乘。谢谢 最佳答案 这取决于 CPU 和(在某些情况下)操作数的类型。 较旧/较简单的 CPU 通常使用如下乘法算法: integer
我有一个 CUDA 应用程序,它在一台计算机(配备 GTX 275)上运行良好,而在另一台配备 GeForce 8400 的计算机上运行速度慢了大约 100 倍。我怀疑有某种回退使代码实际上在 CPU
例如,对于 8 位 CPU,堆栈大小预计为 8 位宽,16 位 CPU 与 16 位堆栈宽度,以及 32 位、64 位 CPU,等等。是否适用于所有架构? 最佳答案 CPU 具有数据总线和地址总线。它
实现 SIMD 是否需要多核 CPU? 在阅读有关 SIMD 的维基百科时,我发现了以下短语“多处理元素”。那么这句话和“多核CPU”有什么区别呢? 最佳答案 不,每个内核通常都可以执行指令集中的大多
我遗漏了一些基本的东西。 CPU 流水线:在基本层面上,为什么指令需要不同数量的时钟周期才能完成,为什么有些指令在多级 CPU 中只需要 1 个周期? 除了明显的“不同的指令需要不同的工作量才能完成”
超线程 CPU 是实现并行还是仅实现并发(上下文切换)? 我的猜测是没有并行性,只有通过上下文切换的并发性。 最佳答案 单个物理 CPU 具有超线程的核心显示为 两个逻辑 CPU 到操作系统。 CPU
关闭。这个问题不符合Stack Overflow guidelines .它目前不接受答案。 这个问题似乎不是关于 a specific programming problem, a softwar
背景是这样的:下周我们的办公室将有一天因为维护而没有暖气。预计室外温度在 7 至 12 摄氏度之间,因此可能会变冷。可移植电取暖器数量太少,无法满足所有人的需求。 但是,在我大约 6-8 平方米的办公
我开发了一个应用程序,该应用程序在我的开发箱上的三个容器中运行,该开发箱具有带超线程的四核,这意味着系统和 docker 使用 8 个核心。 容器的 CPU 分配由 docker-compose 完成
我是一名优秀的程序员,十分优秀!